臺灣積體電路制造股份有限公司，中文簡稱：臺積電，英文簡稱：tsmc，屬于半導體制造公司。成立于1987年，是全球第一家專業(yè)積體電路制造服務(晶圓代工foundry)企業(yè)，總部與主要工廠位于中國臺灣省的新竹市科學園區(qū)。2017年，領域占有率56%。2018年一季度，合并營收85億美元，同比增長6%，凈利潤30億美元，同比增長2.5%，毛利率為50.3%，凈利率為36.2%，其中10納米晶圓出貨量占據(jù)了總晶圓營收的19%。截止2018年4月19日，美股TSM，市值2174億美元，靜態(tài)市盈率19。 [1-3] 2018年8月3日晚，臺積電傳出電腦系統(tǒng)遭到電腦病毒攻擊，造成竹科晶圓12廠、中科晶圓15廠、南科晶圓14廠等主要廠區(qū)的機臺停線等消息。臺積電證實，系遭到病毒攻擊，但并非外傳遭黑客攻擊。 [4] 8月4日，臺積電向外界通報已找到解決方案。
2020年7月16日，在臺積電二季度業(yè)績說明會上，發(fā)言人在會上透露，未計劃在9月14日之后為華為技術有限公司繼續(xù)供貨。而美國政府5月15日宣布的對華為限制新規(guī)于9月15日生效。2020年7月13日，臺媒鉅亨網(wǎng)曾報道，臺積電已向美國政府遞交意見書，希望能在華為禁令120天寬限期滿之后，可繼續(xù)為華為供貨。 [5] 2020年8月26日，臺積電(南京)有限公司總經(jīng)理羅鎮(zhèn)球在2020世界半導體大會上表示，臺積電的5納米產(chǎn)品已經(jīng)進入批量生產(chǎn)階段，3納米產(chǎn)品在2021年面世，并于2022年進入大批量生產(chǎn)。 [6] 2021年10月26日，臺積電宣布推出N4P 制程工藝。
有國外媒體報道，臺積電正在按照原有計劃展開2nm工藝的研發(fā)和量產(chǎn)，據(jù)悉，臺積電2nm工廠的建設已經(jīng)提上日程。
2nm工廠的選址在臺中的中科園區(qū)，預計2027年實現(xiàn)量產(chǎn)，是新竹園區(qū)之后的第二個2nm晶圓廠。
值得一提的是，臺積電的動作遠比想象中快，該公司不僅在為2nm工藝做打算，連1nm芯片相關事宜也做好了計劃。
1nm芯片要來了
12月29日快科技消息，有業(yè)內(nèi)人士預計，臺中建廠的計劃為未來的1nm工藝預留了可能。
如果一切順利的話，臺積電將會在臺中建設1nm晶圓廠。由此可見，臺積電將眼光放在了2nm之后更高精度的芯片制造工藝上，在臺中的建廠耗資最多達到2300億人民幣。按照2021年年初該公司宣布的計劃，三年內(nèi)臺積電將支出1000億美元用于半導體產(chǎn)能擴張。
雖然臺積電需要為緩解全球芯片市場供應緊張狀況而擴充成熟工藝產(chǎn)能，但該公司仍然會將先進工藝的發(fā)展視為重點。
臺積電加速發(fā)展先進工藝一方面，當前全球芯片荒的確在持續(xù)蔓延，但可以肯定的是，這場缺芯潮不會永遠持續(xù)下去。畢竟除了臺積電之外，包括中芯國際等專業(yè)晶圓代工廠也在加速擴充產(chǎn)能。根據(jù)業(yè)內(nèi)人士的分析，新增產(chǎn)能預計會在2022年下半年或者2023年釋放。更有人認為，未來全球半導體市場會出現(xiàn)芯片產(chǎn)能過剩的情況。
目前，臺積電想要在臺灣地區(qū)建立的1納米芯片工廠，其實還沒有開始動工，僅僅還在初步規(guī)劃階段，目前這份建廠申請應該還在臺中市政府辦公桌上沒有下達。當然，我們也不是無從知曉更多的消息。
據(jù)說，臺積電1納米工廠的廠址可能有意要建在臺中市中科園區(qū)旁邊的高爾夫球場用地，不得不說，臺積電這個廠址的選擇其實還真是不錯。眾所周知，高爾夫球場不僅面積大，而且內(nèi)部還比較空曠，完全沒有任何的大型建筑，到時候動工建廠的時候能省去不少的麻煩。
近日，臺積電正式提出2nm以及后續(xù)1nm的工廠擴建計畫。
預計總投資金額將高達8000億至1萬億新臺幣(約1840-2300億元)，占地近100萬平方米。
據(jù)聯(lián)合新聞網(wǎng)報道，位于中部科學園區(qū)(中科)的新工廠將占用周邊的一個高爾夫球場以及部分公有土地。
這也是繼竹科寶山之后，臺積電規(guī)劃的第二個2nm晶圓廠。
業(yè)界指出，相較于后續(xù)用地問題仍待解決的臺積電竹科寶山2nm工廠，臺中高爾夫球場土地所有權單純，一旦與興農(nóng)集團完成協(xié)商，很有可能超過竹科寶山建廠進度。
根據(jù)臺積電初步規(guī)劃，工廠預計在明年獲得用地許可并展開環(huán)境影響評估，最快于2023年動工，預計可創(chuàng)造約8000個就業(yè)機會。這兩年由于對芯片需求的劇增，臺積電產(chǎn)能擴充與開發(fā)較往年可說是「五倍速」前進。為了確保產(chǎn)能的提升，相關的支出也大舉拉高，尤其是在先進制程方面。
目前臺積電在中科的制程涵蓋28nm及7nm，由于2nm及1nm制程的設備可以共用，未來將由1.8nm、1.4nm，逐步向1nm推進。
業(yè)界推測，臺積電2nm最快可以在2024年試產(chǎn)，于2025年實現(xiàn)量產(chǎn)，之后再進入1nm，以及后續(xù)的「埃米」制程。
在工藝下降到5nm之前，F(xiàn)inFET(鰭式場效應晶體管)一直是很好的。
當達到原子水平 (3nm是25個硅原子排成一行) 時 ，F(xiàn)inFET開始出現(xiàn)漏電現(xiàn)象，可能不再適用于更進一步的工藝水平。
在2nm工藝上，臺積電并沒有直接使用三星規(guī)劃在3nm工藝上使用的GAAFET (環(huán)繞柵極場效應晶體管)，也就是納米線(nanowire)，而是將其拓展成為MBCFET(多橋通道場效應晶體管)，也就是納米片(nanosheet)。
GAAFET是一個周圍都是門的場效應管。根據(jù)不同的設計，全面柵極場效應管可以有兩個或四個有效柵極。
通過在柵極上施加電壓，你可以控制源極和漏極之間的電流，將其從0切換到1，并創(chuàng)建一個處理器的二進制邏輯。
從GAAFET到MBCFET，從nm線到nm片，可以視為從二維到三維的躍進，能夠大大改進電路控制，降低漏電率。
2nm采用以環(huán)繞閘極(GAA)制程為基礎的MBCFET架構，可以解決FinFET因制程微縮產(chǎn)生電流控制漏電的物理極限問題。
今年5月，麻省理工學院(MIT)的孔靜教授領導的國際聯(lián)合攻關團隊探索了一個新的方向：使用原子級薄材料鉍(Bi)代替硅，有效地將這些2D材料連接到其他芯片元件上。
這項研究「Ultralow contact resistance between semimetal and monolayer semiconductors」已發(fā)表在Nature期刊上。
自2019年起，MIT、臺大和臺積電就展開了漫長的跨國合作。
MIT團隊最先發(fā)現(xiàn)，在「二維材料」上搭配「半金屬鉍(Bi)」的電極，能大幅降低電阻并提高傳輸電流。
之后，臺積電技術研究部門則將「鉍(Bi)沉積制程」進行優(yōu)化。
最后，臺大團隊運用「氦離子束微影系統(tǒng)」將元件通道成功縮小至nm尺寸，終于獲得突破性的研究成果。
從外媒的報道來看，臺積電有意在新加坡建設的晶圓廠，是計劃采用7nm-28nm制程工藝，為相關的客戶代工晶圓，這一部分工藝所代工的芯片，廣泛應用于汽車及其他設備，在智能手機上也有使用。
不過，知曉談判事宜的消息人士，并未透露臺積電建廠的計劃投資額，但他們透露，臺積電與新加坡方面的談判，涉及提供資金支持。
在當前全球多國為芯片制造商建廠提供資金支持的大背景下，新加坡大概率會為臺積電建廠提供資金支持。另外，消息人士也透露，新加坡方面已表示，確保關鍵零部件的供應是他們需要著力解決的一個關鍵問題。
臺積電如果最終確定在新加坡建設晶圓廠，就將成為又一家在新加坡建設晶圓廠的廠商。在新加坡有晶圓廠的格芯，去年6月份就已宣布將在新加坡園區(qū)建設新晶圓廠，投資超過40億美元。今年2月份，也有報道稱聯(lián)華電子計劃在新加坡新建一座晶圓廠，毗鄰他們在新加坡的12i廠，新工廠將被命名為12i P3廠。
臺積電旗下目前在運營的晶圓廠共有13座，包括6座12英寸晶圓廠、6座8英寸晶圓廠和1座6英寸晶圓廠，除了在美國的晶圓十一廠，余下12座均在亞洲。臺積電目前在美國也有一座12英寸晶圓廠在建設中，去年宣布與索尼等在日本建設的晶圓廠，也已在上月動工建設。
業(yè)內(nèi)人士透露，臺積電已確定其最新CoWoS工藝變體CoWoS-L是2.5D封裝4倍全光罩尺寸的唯一解決方案，正與HPC芯片客戶合作，共同應對基板端的挑戰(zhàn)，預計將于2023-2024年開始商業(yè)生產(chǎn)。
據(jù)《電子時報》報道，CoWoS-L是臺積電專門針對人工智能訓練芯片設計的，據(jù)其介紹，該工藝結合了臺積電CoWoS-S和信息技術的優(yōu)點，通過中介層、用于芯片間互連的本地硅互連(LSI)芯片以及用于電源和信號傳輸?shù)腞DL層，提供了最靈活的集成。
消息人士稱，臺積電的CoWoS技術是專門為HPC設備應用設計的2.5D晶圓級多芯片封裝技術，已經(jīng)投入生產(chǎn)近10年。憑借CoWoS，臺積電已經(jīng)從高性能計算處理器供應商，如AMD贏得了大量訂單。
臺積電傳統(tǒng)的帶硅中介層的CoWoS技術(CoWoS-S)已進入第五代。CoWoS-S的硅中介層可以達到2倍以上全光罩尺寸(1700mm2)，將領先的SoC芯片與四個以上的HBM2/HBM2E堆棧集成在一起。
在臺積電為第71屆IEEE電子元器件和技術會議(ECTC)提交的一篇論文中，該公司介紹了采用一種新穎的雙路光刻拼接方法的CoWoS-S5技術，3倍全光罩尺寸(2500mm2)使得硅中介層的可容納1200mm2的多個邏輯芯片以及八個HBM堆棧。除了硅中介層的尺寸增加外，還加入了新的功能，與之前的CoWoS-S組合相比，進一步增強了CoWoS-S5的電氣和熱性能。
臺積電還提供CoWoS-R，即一種利用其InFO技術的CoWoS工藝變體，以利用RDL層實現(xiàn)芯片之間的互連，特別是在HBM和SoC異構集成方面。RDL層由聚合物和微量銅組成，具有相對的機械柔性。
消息人士稱，盡管最近大眾市場消費電子設備的需求越來越不確定，但HPC芯片的需求仍有希望。臺積電增強型CoWoS-S封裝以及-R和-L工藝變體將能夠滿足客戶對其高性能計算產(chǎn)品的不同需求。2022年第一季度，HPC芯片的訂單超過智能手機，成為臺積電最大的收入貢獻者，將推動其今年純代工收入增長。
下載文檔
