日本和美國計(jì)劃合作攻關(guān)2nm芯片，2nm芯片是個(gè)什么概念？

納米是計(jì)量單位，2nm是指處理器的蝕刻尺寸。簡單的講，就是能夠把一個(gè)單位的電晶體刻在多大尺寸的一塊芯片上。芯片就是指肉眼能看到的長滿了很多小腳的或者看不見腳的，很明顯的方形的那一小塊東西。芯片指集成電路，其英文縮寫是IC。嚴(yán)格意義上講，芯片真正含義是指集成電路封裝內(nèi)部的一點(diǎn)點(diǎn)大的半導(dǎo)體芯片，也就是管芯。

5nm的芯片就相當(dāng)于每個(gè)晶體管只有20個(gè)硅原子的大小，一塊芯片上，有100億到200億個(gè)的這種晶體管，一個(gè)頭發(fā)絲的截面，就有100多萬個(gè)原件!

如果僅僅是從用戶使用體驗(yàn)來說，3nm和2nm芯片區(qū)別是不大的，或者說用戶很難察覺出來，比如說手機(jī)芯片，用來看視頻，看圖片，拍照，其實(shí)兩者區(qū)別無法感受出來。但是如果在運(yùn)行大型的程序時(shí)，就會(huì)有區(qū)別。而且我們使用芯片，除了日常娛樂、工作外，還有很多專業(yè)的領(lǐng)域，需要進(jìn)行大型運(yùn)算，就需要更快的芯片來支撐。

IBM的高層表示，新的兩納米芯片大約相當(dāng)于在一個(gè)指甲大小上容納500億個(gè)晶體管，每個(gè)晶體管的大小相當(dāng)于兩個(gè)DNA鏈。 相比于7nm芯片，2nm技術(shù)預(yù)計(jì)將提升45%的性能、并降低75%的能耗。

6月17日消息，鈦媒體App獲悉，今天凌晨舉行的臺(tái)積電北美技術(shù)論壇上，臺(tái)積電(TSMC)正式公布未來先進(jìn)制程路線圖。

其中，臺(tái)積電3nm(N3)工藝將于2022年內(nèi)量產(chǎn)，而臺(tái)積電首度推出采用納米片晶體管(GAAFET)架構(gòu)的2nm(N2)制程工藝，將于2025年量產(chǎn)。

臺(tái)積電總裁魏哲家在線上論壇表示，身處快速變動(dòng)、高速成長的數(shù)字世界，對于運(yùn)算能力與能源效率的需求較以往更快速增加，為半導(dǎo)體產(chǎn)業(yè)開啟前所未有的機(jī)會(huì)與挑戰(zhàn)。值此令人興奮的轉(zhuǎn)型與成長之際，臺(tái)積電在技術(shù)論壇揭示的創(chuàng)新成果彰顯了臺(tái)積電的技術(shù)領(lǐng)先地位，以及支持客戶的承諾。

與此同時(shí)，臺(tái)積電研發(fā)資深副總裁米玉杰(YJ Mii)在這場會(huì)議上宣布，臺(tái)積電會(huì)在2024年擁有光刻機(jī)巨頭ASML最先進(jìn)、最新的高數(shù)值孔徑極紫外光(high-NA EUV)曝光機(jī)微影設(shè)備，即第二代EUV光刻機(jī)?！爸饕糜诤献骰锇榈难芯磕康?.....針對客戶需求，開發(fā)相關(guān)基礎(chǔ)架構(gòu)與格式的解決方案，推動(dòng)創(chuàng)新。”

具體來說，此次臺(tái)積電技術(shù)峰會(huì)上，核心是公布N3(3nm級)和N2(2nm級)系列的領(lǐng)先節(jié)點(diǎn)具體技術(shù)細(xì)節(jié)，以及TSMC-3DFabricTM 三維矽晶堆疊解決方案，從而在未來幾年用于制造先進(jìn)的CPU、GPU和移動(dòng)SoC芯片產(chǎn)品中。

3nm技術(shù)節(jié)點(diǎn)：臺(tái)積電第一個(gè)3nm級節(jié)點(diǎn)稱為N3，有望在今年下半年開始大批量制造 (HVM)量產(chǎn)，預(yù)計(jì)2023年初交付給客戶。其中，3nm第二節(jié)點(diǎn)N3E，與N5相比，在相同的速度和復(fù)雜性下，N3E功耗降低34%，性能提升18%，邏輯晶體管密度提高1.6倍，而且搭配先進(jìn)的TSMC FinFlextm架構(gòu)，能夠精準(zhǔn)協(xié)助客戶完成符合其需求的系統(tǒng)單芯片設(shè)計(jì)。

2nm技術(shù)節(jié)點(diǎn)：臺(tái)積電第一個(gè)2nm級節(jié)點(diǎn)稱為N2，采用納米片晶體管(GAAFET)架構(gòu)，預(yù)計(jì)于2025年開始量產(chǎn)。據(jù)悉，在相同功耗下，2nm性能速度較3nm增快10%至15%，若在相同速度下，功耗降低25%至30%。臺(tái)積電還表示，2nm制程技術(shù)平臺(tái)也涵蓋高效能版本及完備的小晶片(Chiplet)整合解決方案。

擴(kuò)大超低功耗平臺(tái)：臺(tái)積電稱正在開發(fā)N6e技術(shù)，專注于邊緣人工智能及物聯(lián)網(wǎng)設(shè)備。N6e將以7nm制程為基礎(chǔ)，邏輯密度可望較上一代的N12e多3倍。據(jù)悉，N6e平臺(tái)涵蓋邏輯、射頻、類比、嵌入式非揮發(fā)性存儲(chǔ)器、以及電源管理IC解決方案。

TSMC-3DFabricTM 三維矽晶堆疊方案：臺(tái)積電今天展示兩項(xiàng)突破性創(chuàng)新，一項(xiàng)是以SoIC為基礎(chǔ)的CPU，采用晶片堆疊于晶圓之上(Chip-on-Wafer，CoW)技術(shù)來堆疊三級快取靜態(tài)隨機(jī)存取存儲(chǔ);另一項(xiàng)是創(chuàng)新的AI SoC，采用晶圓堆疊于晶圓之上(Wafer-on-Wafer，WoW)技術(shù)堆疊于深溝槽電容晶片之上。

臺(tái)積電表示，搭載CoW及WoW技術(shù)的7nm芯片，目前已經(jīng)量產(chǎn)，5nm技術(shù)預(yù)計(jì)于2023年完成。為滿足客戶對于系統(tǒng)整合芯片及其他3DFabric系統(tǒng)整合服務(wù)需求，首座全自動(dòng)化3D Fabric晶圓廠預(yù)計(jì)于2022年下半年開始生產(chǎn)。

隨著臺(tái)積電2nm轉(zhuǎn)向基于納米片的GAAFET架構(gòu)，3nm系列將成為臺(tái)積電FinFET節(jié)點(diǎn)最后一個(gè)技術(shù)平臺(tái)。預(yù)計(jì)在2025年量產(chǎn)2nm芯片后，臺(tái)積電仍將繼續(xù)生產(chǎn)3nm半導(dǎo)體產(chǎn)品。

此外，臺(tái)積電透露，到2025年，其成熟和專業(yè)節(jié)點(diǎn)的產(chǎn)能將擴(kuò)大約 50%。該計(jì)劃包括在臺(tái)南、高雄、日本和南京建設(shè)大量新晶圓廠，此舉將進(jìn)一步加劇臺(tái)積電與格芯、聯(lián)電、中芯國際等晶圓代工廠商之間的競爭。

根據(jù)AnandTech報(bào)道，擴(kuò)張成熟和專業(yè)節(jié)點(diǎn)投資的四個(gè)新設(shè)施分別為：臺(tái)積電日本熊本的Fab 23一期廠，制造12nm、16nm、22nm和28nm芯片，并將擁有每月高達(dá)4.5萬片300毫米(12寸)晶圓的生產(chǎn)能力;臺(tái)南Fab 14第8期;高雄Fab 22二期;南京的Fab 16 1B 期，目前主要生產(chǎn)28nm成熟工藝芯片。

目前，臺(tái)積電在全球共有13座晶圓代工廠。其中，10家工廠位于中國臺(tái)灣地區(qū)，2家分別在上海和南京，分別制造8寸和12寸晶圓;1家在美國Fab11，制造8寸晶圓。而臺(tái)積電7nm、5nm先進(jìn)工藝芯片主要在臺(tái)南Fab18廠進(jìn)行生產(chǎn)。

6月中旬，臺(tái)積電在2022年技術(shù)論壇上正式公布了3nm及2nm工藝的路線圖，其中2nm工藝會(huì)使用GAA晶體管，技術(shù)進(jìn)步非常大，但是晶體管密度提升有限，只有10%，遠(yuǎn)遠(yuǎn)達(dá)不到正常摩爾定律迭代的要求。

對于這個(gè)問題，在昨天的臺(tái)積電財(cái)報(bào)會(huì)上，聯(lián)席CEO劉德音也回應(yīng)了2nm晶體管密度的問題，他指出2nm工藝不僅僅意味著芯片密度，其同時(shí)還包括新的電源線結(jié)構(gòu)、新的小芯片技術(shù)，以允許我們的客戶進(jìn)行更多的架構(gòu)創(chuàng)新。

目前臺(tái)積電客戶的核心需求在于電源效率，為了滿足客戶需求同時(shí)控制成本，臺(tái)積電限制了2nm的整體密度。

從臺(tái)積電的回應(yīng)來看，2nm晶體管密度提升不大是他們刻意為之，一方面是使用的新技術(shù)更偏向節(jié)能，另一方面則是客戶的需要，要降低成本。

考慮到3nm工藝都有5個(gè)衍生版本，臺(tái)積電的2nm工藝未來肯定也會(huì)有多個(gè)版本，晶體管密度提升的版本應(yīng)該也會(huì)有的。

今天，據(jù)日經(jīng)亞洲報(bào)道，日本將和美國合作，最早于2025年在日本啟動(dòng)2nm制程國內(nèi)制造基地。日經(jīng)亞洲稱，2nm制程的芯片可以用于量子計(jì)算機(jī)、數(shù)據(jù)中心和智能手機(jī)等產(chǎn)品，甚至可以決定軍事裝備的性能，與國家安全直接相關(guān)。

盡管日本和美國計(jì)劃合作攻關(guān)2nm芯片，但具備量產(chǎn)5nm以及下制程實(shí)力，且明確提出了2nm路線圖的晶圓代工廠僅有中國臺(tái)灣晶圓代工龍頭臺(tái)積電和韓國芯片巨頭三星電子。這兩家芯片制造巨頭的2nm制程研究均已進(jìn)入開發(fā)階段，并提出了明確的量產(chǎn)時(shí)間。

臺(tái)積電預(yù)計(jì)將在2024年年底和2025年進(jìn)行2nm制程的風(fēng)險(xiǎn)試產(chǎn)，量產(chǎn)則可能會(huì)到2025年下半年或年底。三星電子則同樣計(jì)劃在2025年實(shí)現(xiàn)2nm的量產(chǎn)。

最近，臺(tái)積電和三星電子更是在2nm制程方面動(dòng)作頻頻。上周五，據(jù)臺(tái)媒報(bào)道，臺(tái)積電2nm建廠計(jì)劃相關(guān)環(huán)保評審文件已送審，爭取明年上半年通過，一期項(xiàng)目預(yù)計(jì)2024年底前投產(chǎn)，投資金額高達(dá)1萬億新臺(tái)幣(約合2268億人民幣)。而三星電子的實(shí)際負(fù)責(zé)人李在镕也訪問荷蘭光刻機(jī)龍頭ASML，據(jù)悉目標(biāo)為下一代EUV光刻機(jī)，以在2nm等先進(jìn)制程上取得優(yōu)勢。

本文將從資本支出、技術(shù)、客戶爭奪和制程節(jié)點(diǎn)等方面，呈現(xiàn)臺(tái)積電和三星電子的全方位競爭，解析這場2nm芯片戰(zhàn)爭。

當(dāng)前，全球具備5nm及以下制程芯片制造實(shí)力的晶圓代工廠只有臺(tái)積電和三星電子兩家。兩家正展開一場以百億美元為單位、以納米乃至原子厚度為目標(biāo)的先進(jìn)制程競賽。

這種競賽中，臺(tái)積電和三星電子都投入了大量的資金，以在技術(shù)研發(fā)和產(chǎn)能擴(kuò)充上占得先機(jī)。

2021年，臺(tái)積電資本支出達(dá)300億美元，今年臺(tái)積電則預(yù)計(jì)資本支出將達(dá)到400-440億美元(約合2687億-2956億人民幣)。在2022年的投資中，臺(tái)積電預(yù)計(jì)70%都將用于先進(jìn)制程，10-20%用于特色工藝，10%用于先進(jìn)封裝。