芯片熱度升溫，chiplet國(guó)產(chǎn)替代的空間有多高？

國(guó)產(chǎn)替代是絕對(duì)熱點(diǎn)，包括：蝕刻機(jī)、清洗設(shè)備、chiplet先進(jìn)封裝、高端光刻膠、特種電子氣體、EDA，甚至連國(guó)產(chǎn)軟件和數(shù)字貨幣都開(kāi)始凸凸。所謂chiplet(芯粒)技術(shù)，就是將不同芯片的裸片拼搭，將不同IP架構(gòu)的SoC封裝在一塊硅片上，以成熟制程(14nm以上)的成本，實(shí)現(xiàn)先進(jìn)制程(7nm以下)的性能和良率。

目前的先進(jìn)封裝技術(shù)，包括SiP、WLP、2.5D/3D等，不光國(guó)內(nèi)在搞，國(guó)外也在發(fā)展，因?yàn)樾酒瞥痰搅?nm以下，就開(kāi)始進(jìn)入微觀量子態(tài)，摩爾定律快速失效，現(xiàn)有的硅基技術(shù)基本到頭。

2020年，英特爾在加入由 Linux 基金會(huì)主辦的美國(guó) CHIPS 聯(lián)盟后，曾免費(fèi)提供 AIB 互連總線接口許可，以支持 Chiplet 生態(tài)系統(tǒng)的建設(shè)。但由于該接口許可需要使用英特爾自家的先進(jìn)封裝技術(shù)EMIB，其他廠商一直心存顧慮，導(dǎo)致AIB標(biāo)準(zhǔn)未能普及。

2021 年 5 月，中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟(CCITA)在工信部立項(xiàng)了《小芯片接口總線技術(shù)要求》，由中科院計(jì)算所、工信部電子四院和國(guó)內(nèi)多個(gè)芯片廠商合作展開(kāi)標(biāo)準(zhǔn)制定工作。2022年8月，國(guó)際巨頭華為、AMD、英特爾積極布局Chiplet并推出相關(guān)產(chǎn)品，與此同時(shí)，科技巨頭們還共同成立了Chiplet標(biāo)準(zhǔn)聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標(biāo)準(zhǔn)“UCIE”。

Chiplet 的概念源于 Marvell 創(chuàng)始人周秀文博士在 ISSCC 2015 上提出的 Mochi(Modular Chip，模塊化芯片)架構(gòu)，伴隨著 AMD 第一個(gè)將小芯片架構(gòu)引入其最初的 Epyc 處理器 Naples，Chiplet 技術(shù)快速發(fā)展。通過(guò)Chiplet技術(shù)，使用10nm工藝制造出來(lái)的芯片，完全也可以達(dá)到7nm芯片的集成度，但是研發(fā)投入和一次性生產(chǎn)投入則比7nm芯片的投入要少的多，新的連接形式在其生產(chǎn)過(guò)程中帶動(dòng)設(shè)備需求。Chiplet 模式具備開(kāi)發(fā)周期短、設(shè)計(jì)靈活性強(qiáng)、設(shè)計(jì)成本低和良率高等優(yōu)點(diǎn)?？蓪⒉煌に嚬?jié)點(diǎn)、材質(zhì)、功能、供應(yīng)商的具有特定功能的商業(yè)化裸片集中封裝。Chiplet并不是一個(gè)新鮮的概念。研究機(jī)構(gòu)Gartner分析師盛陵海對(duì)第一財(cái)經(jīng)記者表示，臺(tái)積電和英特爾較早就已經(jīng)開(kāi)發(fā)了相應(yīng)的技術(shù)，但是早年的技術(shù)成本還是較高?！暗?yàn)槭窍冗M(jìn)技術(shù)，所以有很大的想象空間?！?

在機(jī)構(gòu)看來(lái)，隨著芯片制程的演進(jìn)，由于設(shè)計(jì)實(shí)現(xiàn)難度更高，流程更加復(fù)雜，芯片全流程設(shè)計(jì)成本大幅增加，“摩爾定律”日趨放緩。在此背景下，Chiplet被業(yè)界寄予厚望，或?qū)牧硪粋€(gè)維度來(lái)延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。

2022年1月，Chiplet標(biāo)準(zhǔn)聯(lián)盟發(fā)布《通用芯?；ミB技術(shù)1.0》，這是一個(gè)開(kāi)放的芯粒互連協(xié)議，旨在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)，滿足客戶對(duì)可定制封裝要求。另外，今年3月，英特爾、AMD、ARM、高通、臺(tái)積電、三星、日月光等芯片廠商與Google云、Meta(原FaceBook)、微軟等共同成立了Chiplet標(biāo)準(zhǔn)聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標(biāo)準(zhǔn)“UCIE”，旨在定義一個(gè)開(kāi)放的、可互操作的標(biāo)準(zhǔn)，用于將多個(gè)Chiplet通過(guò)先進(jìn)封裝的形式組合到一個(gè)封裝中。

理想情況下，UCIE標(biāo)準(zhǔn)將允許芯片制造商混合和匹配使用不同制造工藝技術(shù)的芯片，并由不同公司制造成內(nèi)置在單個(gè)封裝內(nèi)的產(chǎn)品。這意味著將美光制造的存儲(chǔ)芯片、AMD制造的CPU芯片和高通制造的無(wú)線調(diào)制解調(diào)器將可以組裝在一起，這將可以大大提高性能，同時(shí)節(jié)省大量電力。而且Chiplet可以大幅提高大型芯片的良率，有利于降低設(shè)計(jì)的復(fù)雜度和設(shè)計(jì)成本，有望降低芯片制造的成本。

自從英特爾開(kāi)始公開(kāi)采用平鋪方法以來(lái)，英特爾在消息傳遞方面一直保持一致的一項(xiàng)內(nèi)容是，不同的晶體管在不同的工藝上以最佳方式工作。轉(zhuǎn)向小芯片允許英特爾匹配晶體管類(lèi)型以進(jìn)行處理。在瓷磚中制造消費(fèi)類(lèi)設(shè)備的部分挑戰(zhàn)是英特爾需要大規(guī)模制造。這意味著英特爾需要有一個(gè)實(shí)施成本相對(duì)較低的工藝。Foveros 是英特爾在其大部分下一代產(chǎn)品組合中使用的一系列技術(shù)。