在嵌入式系統(tǒng)設(shè)計中實現(xiàn)最佳 ADC 性能

ADC 將現(xiàn)實世界的模擬信號(如聲音、溫度、壓力和光)轉(zhuǎn)換為可在數(shù)字域中處理的數(shù)字信號。

模擬設(shè)計工程師喜歡說“世界是模擬的”，但今天大多數(shù)信號處理都是由數(shù)字計算機完成的——模擬計算機的時代早已結(jié)束。本文概述了 ADC，并就如何成功應用它們提出了建議。

ADC在如此多的應用中被發(fā)現(xiàn)，它們幾乎是一種商品。從歷史上看，轉(zhuǎn)換器是需要專門知識來設(shè)計和制造的組件，因此產(chǎn)生了昂貴的解決方案，例如 12 位/500kHz ADC 在 1975 年的售價約為 270 美元。

多年來，現(xiàn)代轉(zhuǎn)換器的價格有所下降，利用了與數(shù)字芯片相同的技術(shù)進步。同樣的12位/500kHz的功能今天的價格不到1美元。adc通常用于通信、儀器和測量以及計算機系統(tǒng)，它們可以促進DSP、信息存儲或兩者都有。

ADC功能通常與同一芯片上的數(shù)字電路一起集成，但也有一些應用中，性能要求要求必須使用獨立的ADC。手機電話是一個例子，ADC功能已經(jīng)集成到數(shù)字芯片，而蜂窩基站(有較高的要求)依賴于獨立的ADC，這可以提供最終的性能。

ADC包含以下內(nèi)容：

模擬輸入(s)-提供單通道和多個通道。

參考輸入-該電壓可以在外部提供，也可以在ADC內(nèi)部提供。

時鐘輸入-它通常是外部的，并決定了ADC的版本率。

電源輸入(s)-通常，都有模擬和數(shù)字電源引腳。

數(shù)字輸出-ADCs可以具有并行或串行的數(shù)字輸出。雖然adc看起來很簡單，但必須正確應用以達到最佳性能。adc表現(xiàn)出一些相同的性能限制，如簡單的模擬放大器-有限增益，偏移電壓，共模輸入電壓限制和諧波失真是其中的一些。

ADC的采樣特性引入了時鐘抖動和混疊的附加考慮。這些通用指南將幫助您在設(shè)計中實現(xiàn)ADC的完整性能。

保持清潔

必須注意盡可能保持ADCas的模擬信號清潔。“垃圾輸入”通常會導致“數(shù)字化垃圾輸出”。模擬信號路徑應遠離任何可能與模擬路徑耦合的快速切換數(shù)字信號線。雖然圖中顯示了一個單端模擬輸入，但微分模擬輸入在高性能adc中已經(jīng)變得更加常見。驅(qū)動ADC差異提供更大的共模噪聲抑制，通常允許更好的交流性能，因為更小的芯片上信號波動。

差分器驅(qū)動通常使用差分器放大器或變壓器來完成。變壓器通常比放大器提供更好的性能，因為有源放大器是一個額外的噪聲源，這將影響整體性能。

然而，當你需要用直流信息來處理信號時，變壓器并不是一個可行的解決方案，因為它們具有固有的直流阻塞特性。

在設(shè)計預驅(qū)動電路時，必須考慮驅(qū)動放大器的噪聲和線性性能。請注意，盡管高性能adc通常具有非常高的輸入帶寬，直接在ADC的輸入引腳處過濾可以減少被混疊到基帶的寬帶噪聲。參考輸入應被視為另一個模擬輸入，并盡可能保持清潔。參考電壓(V ref)上的任何噪聲都與模擬信號上的噪聲難以區(qū)分。通常，ADC數(shù)據(jù)表指定了所需的解耦電容器。這些封蓋應放置在盡可能靠近ADC的地方。PCB設(shè)計者有時會將解耦電容器放在PCB的背面，以節(jié)省電路板的空間。如果可能的話，應該避免這樣，因為通孔的電感降低了電容器在高頻的效果。Vref通常設(shè)置ADC的全尺度范圍，因此降低Vref電壓的值可以降低ADC的最東部顯著位(LSB)值，使ADC對系統(tǒng)中的噪聲更加敏感。一個1V全尺寸10位ADC的LSBvalue等于1V/210=~1 mV。

噪聲源

根據(jù)應用程序的不同，數(shù)字時鐘輸入可能只是與模擬輸入一樣關(guān)鍵的。在ADC中有兩個主要的噪聲源：一個是由于輸入信號的量化(與ADC中的位數(shù)成比例)，另一個是由于時鐘抖動(在錯誤的時間采樣輸入)。根據(jù)公式限制量化噪聲在過采樣ADC應用中的最大可能信噪比：

SNR = 6.02N + 1.76dB,

其中，N是比特數(shù)。直觀地說，這是有意義的——每次你添加一點，你就可以將ADC代碼的總數(shù)增加一倍，并將量化的不確定性減少到一半(6個dB)。

因此，一個10位的ADC理論上能夠提供61.96 dB的信噪比。采樣時鐘上的任何抖動都根據(jù)以下公式進一步減少了這一點，其中，信噪比j為受抖動限制的信噪比，fa為模擬輸入頻率，tj為均方根時鐘抖動。

一個抖動等于8皮秒(ps)的采樣時鐘將70MHz模擬信號數(shù)字化，可產(chǎn)生約49 dB的抖動限制信噪比，有效地將10位ADC的有效性降低到約8位。時鐘抖動必須為< 2ps，才能達到相當于10位的信噪比。

對信噪比還有許多其他的二階貢獻者，但給予方程是一個很好的一階近似。差分鐘通常用于減少抖動。大多數(shù)adc都有單獨的電源供應設(shè)備：一個用于模擬電路，另一個用于數(shù)字電路。

建議使用盡可能靠近adc的適當?shù)慕怦铍娙萜鳌１M量減少使用PCB通孔和從ADC電源引腳到解耦電容器的軌跡長度。這是為了保持ADC和電容器之間的電感到最小。與參考電壓解耦一樣，板設(shè)計人員有時會在解耦電容器放置在芯片的背面，以節(jié)省板空間。由于同樣的原因，應該避免這樣做。

ADC的數(shù)據(jù)表通常顯示推薦的解耦方案。用于供電電壓和接地電壓的專用PCB平面通常必須達到規(guī)定的性能。

一個ADC的開關(guān)數(shù)字輸出可以產(chǎn)生噪聲瞬態(tài)，可以耦合回ADC的敏感模擬部分，導致錯誤。

通過最小化輸出跟蹤長度來減少ADC驅(qū)動的電容負載可以在這里有所幫助。將串聯(lián)電阻放置在ADC輸出處以減少輸出電流峰值也是有幫助的。此外，ADC的數(shù)據(jù)表通常也有一個建議。