第一代1nm芯片何時(shí)來襲 ，誰才是最終的芯片王者？

芯片越來越精微，很多人認(rèn)為摩爾定律未來不久就會(huì)時(shí)效。不過，芯片廠商仍然在不斷探索物理世界的極限，從 3nm 工藝到 2nm 工藝，從 2nm 工藝到 1.4nm 工藝，再從 1.4nm 工藝到 1nm 工藝，后者被視為摩爾定律的物理極限。

從目前的芯片制程技術(shù)上來看，1nm(納米)確實(shí)將近達(dá)到了極限!為什么這么說呢?芯片是以硅為主要材料而制造出來的，硅原子的直徑約0.23納米，再加上原子與原子之間會(huì)有間隙，每個(gè)晶胞的直徑約0.54納米(晶胞為構(gòu)成晶體的最基本幾何單元)!1納米只有約2個(gè)晶胞大小。

納米也屬于長度單位，可能很多人不了解它到底有多小?毫米(mm)、厘米(cm)、米(m)大家都比較熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。單位長度由大到小排列依次為：米(m)、分米(dm)、厘米(cm)、毫米(mm)、微米(μm)、納米(nm)，1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相當(dāng)于1米平均分成10億份!每一份為1nm。

XX nm制造工藝是什么概念?

芯片的制造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工藝?，F(xiàn)在的CPU內(nèi)集成了以億為單位的晶體管，這種晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

所謂的XX nm其實(shí)指的是，CPU上形成的互補(bǔ)氧化物金屬半導(dǎo)體場效應(yīng)晶體管柵極的寬度，也被稱為柵長。柵長越短，則可以在相同尺寸的硅片上集成更多的晶體管——Intel曾經(jīng)宣稱將柵長從130nm減小到90nm時(shí)，晶體管所占面積將減小一半;在芯片晶體管集成度相當(dāng)?shù)那闆r下，使用更先進(jìn)的制造工藝，芯片的面積和功耗就越小，成本也越低。

今年的蘋果秋季新品發(fā)布會(huì)上發(fā)布了iPhone14系列，首次采用一代兩款芯片的方式，僅iPhone 14 Pro 版搭載了全新A16仿生芯片，采用4納米工藝，160億個(gè)晶體管，該6核CPU領(lǐng)先比競爭對(duì)手快40%;但不是傳聞中的3nm，各方面性能也沒有明顯提升，被吐槽擠牙膏。

而在近日，又有了最新的爆料，據(jù)《經(jīng)濟(jì)日?qǐng)?bào)》公布的一份來自摩根士丹利的報(bào)告稱，蘋果計(jì)劃在2024年，也就是在iPhone 16系列上將會(huì)采用臺(tái)積電技術(shù)的3nm制程工藝芯片。按照相關(guān)規(guī)劃，iPhone 16和iPhone 16 Plus可能使用第一代3nm制程，16 Pro系列則跳到更省電的第二代3nm制程。

據(jù)傳蘋果將使用臺(tái)積電的第二代3nm工藝量產(chǎn)M3和A17仿生，這兩款芯片預(yù)計(jì)將在明年推出，但蘋果有可能將 A18 仿生的新制造工藝保留到2024年。當(dāng)然，這一切都取決于臺(tái)積電是否能繼續(xù)每月生產(chǎn)足夠數(shù)量的晶圓而不遇到生產(chǎn)障礙，因?yàn)楦咄ê吐?lián)發(fā)科等客戶也希望將該技術(shù)用于他們自己的移動(dòng)芯片。這樣一來，難道明年的iPhone 15難道都不值得期待了嗎?大家怎么看呢?

值得注意的是，據(jù)國外媒體報(bào)道，在分析師的追蹤報(bào)告顯示iPhone 14 Pro和Pro Max的產(chǎn)量低于需求，導(dǎo)致發(fā)貨時(shí)間延長之后，蘋果也在官網(wǎng)披露主要代工廠的生產(chǎn)受到了影響，產(chǎn)量大幅降低，用戶將經(jīng)歷更長的等待時(shí)間，才能收到他們的新產(chǎn)品。

據(jù)臺(tái)灣《工商時(shí)報(bào)》報(bào)道，繼竹科 2nm 廠之后，臺(tái)積電將啟動(dòng)先導(dǎo)計(jì)劃，預(yù)計(jì)最新 2nm 以下(1nm)制程擬落腳新竹科學(xué)園區(qū)轄下的桃園龍?zhí)秷@區(qū)。

對(duì)此，竹科管理局長王永壯回應(yīng)稱，關(guān)于個(gè)別廠商布局情況，在廠商宣布之前不便透露，但單純以龍?zhí)秷@區(qū)來說，第一期事業(yè)專用區(qū)用地已差不多滿了，第二期主要規(guī)劃為公園、綠地開放空間，未來若有新廠想要進(jìn)駐、設(shè)廠，確實(shí)要展開第三期基地評(píng)估規(guī)劃工作。按照這個(gè)情況，臺(tái)積電已經(jīng)為 1nm 做規(guī)劃了，正式量產(chǎn) 1nm 工藝可能要到 2027 年去了。

而要量產(chǎn) 1nm 工藝，更先進(jìn)的下一代 EUV 光刻機(jī)就成為了重中之重。據(jù)悉，ASML 的下一代 EUV 光刻機(jī)試驗(yàn)型號(hào)最快明年出貨，2025 年后正式量產(chǎn)，這基本在臺(tái)積電的節(jié)奏之中。不過，這種 EUV 光刻機(jī)的售價(jià)將達(dá)到 4 億美元以上。若摩爾定律不死，2028年實(shí)現(xiàn)1nm的芯片，但之后就是數(shù)字的游戲了根據(jù)摩爾定律，晶圓管的密度每18個(gè)月就會(huì)增加一倍，因此性能也就翻了一番。

在過去的幾十年里，摩爾定律一直在發(fā)展，但到了7nm之后，這種規(guī)律就被打破了，比如5nm和3nm的發(fā)展速度就會(huì)大大降低，這也是為什么摩爾定律已經(jīng)失效的原因。然而，比利時(shí)的IMEC卻公布了一份最新的芯片生產(chǎn)技術(shù)路線圖，上面寫著2036年的0.2nm制程，表明芯片的生產(chǎn)將繼續(xù)遵循摩爾定律。

從2024年到2024年，A14到1.4nm,2028年到1nm,2036年，N3到0.2nm。同時(shí)，晶圓管的技術(shù)也在不斷的發(fā)展，從FinFET開始，到了2nm,GAAFET就變成了CFET。但是，請(qǐng)注意我上方的綠色方塊，這是MP金屬柵極間距，它是用來表示晶體管密度的。

從1nm開始，它的體積就會(huì)越來越小，到了1nm的時(shí)候，已經(jīng)達(dá)到了16nm，但無論技術(shù)如何進(jìn)步，它的性能都停留在16nm到12nm之間。也就是說，不管是1納米、0.5納米、0.2納米，晶體管的密度都不會(huì)有太大的改變。其實(shí)，先前就有科學(xué)家說過，到了1nm以后，量子隧道效應(yīng)就有可能導(dǎo)致半導(dǎo)體的失效，所以1nm以后，這種MP金屬柵極間距就沒有變化了。