FPGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換，代碼超詳細(xì)！

時(shí)間：2024-06-11 14:45:04

關(guān)鍵字： FPGA AD Verilog

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]一直以來，AD轉(zhuǎn)換都是大家的關(guān)注焦點(diǎn)之一。因此針對(duì)大家的興趣點(diǎn)所在，小編將為大家?guī)鞦PGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換的實(shí)例設(shè)計(jì)的相關(guān)介紹，詳細(xì)內(nèi)容請看下文。

一直以來，AD轉(zhuǎn)換都是大家的關(guān)注焦點(diǎn)之一。因此針對(duì)大家的興趣點(diǎn)所在，小編將為大家?guī)?a href="/tags/FPGA" target="_blank">FPGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換的實(shí)例設(shè)計(jì)的相關(guān)介紹，詳細(xì)內(nèi)容請看下文。

一、AD轉(zhuǎn)換原理

AD轉(zhuǎn)換的基本原理包括取樣定理、量化和編碼、以及取樣-保持電路。

1、取樣定理：為了保證能從取樣信號(hào)恢復(fù)原來的被取樣信號(hào)，必須滿足取樣頻率大于等于2倍的輸入模擬信號(hào)的最高頻率分量的頻率。這是因?yàn)檗D(zhuǎn)換是在取樣后的保持時(shí)間內(nèi)完成的，所以轉(zhuǎn)換結(jié)果所對(duì)應(yīng)的模擬電壓是每次取樣結(jié)束時(shí)的值。

2、量化和編碼：數(shù)字信號(hào)在時(shí)間上是離散的，數(shù)值的大小變化也是不連續(xù)的。A/D轉(zhuǎn)換時(shí)，必須將取樣電壓表示為某個(gè)規(guī)定的最小單位的整倍數(shù)，這個(gè)過程稱為量化。所取的最小數(shù)量單位是量化單位。數(shù)字信號(hào)的最低有效位(LSB)的1所表示的數(shù)量大小就等于量化單位。將量化的結(jié)果用代碼（二進(jìn)制等）表示出來稱為編碼。量化誤差是量化過程中引入的誤差。

3、取樣-保持電路：在取樣過程中，電容上的電壓達(dá)到穩(wěn)態(tài)值所需要的時(shí)間稱為獲取時(shí)間。保持階段輸出電壓的下降率△V0/△T是衡量取樣-保持電路的重要指標(biāo)。

此外，AD轉(zhuǎn)換器的工作過程還包括采樣、保持、量化、編碼、輸出等幾個(gè)環(huán)節(jié)。按照其變換原理可以分為逐次比較式、并行式A/D轉(zhuǎn)換器、子區(qū)式A/D轉(zhuǎn)換器、∑-?AD轉(zhuǎn)換器等。逐次比較式ADC采用了四舍五入的量化方式，其優(yōu)點(diǎn)是轉(zhuǎn)換原理直觀、電路簡單、成本低、轉(zhuǎn)換精度較高，適用于高精度、中速以下的場合。并行式A/D轉(zhuǎn)換器模擬信號(hào)同時(shí)輸入到帶鎖存的比較器中，每個(gè)比較器的參考電壓都比下一個(gè)的參考電壓高出一個(gè)LSB所代表的電壓值，輸出結(jié)果送往譯碼邏輯處理，輸出最終的二進(jìn)制結(jié)果。子區(qū)式A/D轉(zhuǎn)換器用第一片并行式A/D轉(zhuǎn)換器數(shù)字化輸出高四位，將這四位送至D/A轉(zhuǎn)換器進(jìn)行模數(shù)變換，輸入的模擬信號(hào)與D/A的輸出信號(hào)相減，差值送給第二片并行式A/D轉(zhuǎn)換器。兩片A/D轉(zhuǎn)換器的輸出合并在一起，構(gòu)成了8位的A/D輸出。∑-?AD轉(zhuǎn)換器是一種過采樣量化器，利用過采樣、噪聲整形、數(shù)字濾波等手段來提高數(shù)字化性能，適用于通信信號(hào)對(duì)靈敏度、動(dòng)態(tài)范圍要求高的情況。

二、FPGA Verilog HDL系列實(shí)例—AD轉(zhuǎn)換

（一）ADC0809

ADC0809 8通道8位a/d轉(zhuǎn)換器,ADC0809是帶有8位A/D轉(zhuǎn)換器、8路多路開關(guān)以及微處理機(jī)兼容的控制邏輯的CMOS組件。它是逐次逼近式A/D轉(zhuǎn)換器，可以和單片機(jī)直接接口。ADC0809由一個(gè)8路模擬開關(guān)、一個(gè)地址鎖存與譯碼器、一個(gè)A/D轉(zhuǎn)換器和一個(gè)三態(tài)輸出鎖存器組成。多路開關(guān)可選通8個(gè)模擬通道，允許8路模擬量分時(shí)輸入，共用A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。三態(tài)輸出鎖器用于鎖存A/D轉(zhuǎn)換完的數(shù)字量，當(dāng)OE端為高電平時(shí)，才可以從三態(tài)輸出鎖存器取走轉(zhuǎn)換完的數(shù)據(jù)。如圖3.1所示。