CMOS集成電路性能特點(diǎn)及注意事項(xiàng)詳解

CMOS集成電路的性能及特點(diǎn)有哪些?

CMOS集成電路功耗低

CMOS集成電路采用場(chǎng)效應(yīng)管,且都是互補(bǔ)結(jié)構(gòu),工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通,另一個(gè)管截止的狀態(tài),電路靜態(tài)功耗理論上為零。實(shí)際上,由于存在漏電流,CMOS電路尚有微量靜態(tài)功耗。單個(gè)門電路的功耗典型值僅為20mW,動(dòng)態(tài)功耗(在1MHz工作頻率時(shí))也僅為幾mW。

CMOS集成電路工作電壓范圍寬

CMOS集成電路供電簡(jiǎn)單,供電電源體積小,基本上不需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路,可在3~18V電壓下正常工作。

CMOS集成電路邏輯擺幅大

CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V,VSS=0V時(shí),輸出邏輯擺幅近似15V。因此,CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。

CMOS集成電路抗干擾能力強(qiáng)

CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%,保證值為電源電壓的30%。隨著電源電壓的增加,噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓(當(dāng)VSS=0V時(shí)),電路將有7V左右的噪聲容限。

CMOS集成電路輸入阻抗高

CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò),故比一般場(chǎng)效應(yīng)管的輸入電阻稍小,但在正常工作電壓范圍內(nèi),這些保護(hù)二極管均處于反向偏置狀態(tài),直流輸入阻抗取決于這些二極管的泄露電流,通常情況下,等效輸入阻抗高達(dá)103~1011Ω,因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。

CMOS集成電路溫度穩(wěn)定性能好

由于CMOS集成電路的功耗很低,內(nèi)部發(fā)熱量少,而且,CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱性,在溫度環(huán)境發(fā)生變化時(shí),某些參數(shù)能起到自動(dòng)補(bǔ)償作用,因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路,工作溫度為-55 ~ +125℃;塑料封裝的電路工作溫度范圍為-45 ~ +85℃。

CMOS集成電路扇出能力強(qiáng)

扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集成電路的輸入阻抗極高,因此電路的輸出能力受輸入電容的限制,但是,當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類型,如不考慮速度,一般可以驅(qū)動(dòng)50個(gè)以上的輸入端。

CMOS集成電路抗輻射能力強(qiáng)

CMOS集成電路中的基本器件是MOS晶體管,屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限,因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。

CMOS集成電路可控性好

CMOS集成電路輸出波形的上升和下降時(shí)間可以控制,其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%~140%。

CMOS集成電路接口方便

因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大,所以易于被其他電路所驅(qū)動(dòng),也容易驅(qū)動(dòng)其他類型的電路或器件。

在電子制作及維修工作中，不少愛好者曾遇到這樣一種奇怪的現(xiàn)象：有些集成電路購(gòu)來(lái)后還沒使用過(guò)就莫名奇妙地?fù)p壞了，其中主要是一些CMOS數(shù)字集成電路和采用CMOS工藝制成的微處理器等。這究意是什么原因呢?是器件本身質(zhì)量不好還是另有緣故?理論和實(shí)踐均已表明，除非集成電路是處理品或非正規(guī)產(chǎn)品，前者一般是很少見的，主要的致?lián)p原因在于外界靜電的沖擊。

大家知道，CMOS集成電路是一種以金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管為基本元件構(gòu)成的。由于集成電路內(nèi)的場(chǎng)效應(yīng)管，其柵極(G極)和源極(S極)之間的隔離層是一層極薄的二氧化硅，故輸入阻抗很高，通常大于1000MΩ，并且具有5pF左右的輸入電容，所以輸入端極易受到外界靜電及干擾噪聲的影響。如果輸入端靜電能量積累到一定程度，就會(huì)把二氧化硅層擊穿或擊損，產(chǎn)生所謂的“柵穿”或“柵漏”現(xiàn)象，集成電路也就失效了。

為了防止靜電危害，在一般的CMOS器件的輸入回路中均設(shè)置了吸收靜電的保護(hù)電路。但盡管這樣，其吸收保護(hù)能力有限，通常只能吸收1～2kV(靜電電容200pF左右)的靜電，而實(shí)際環(huán)境中的靜電能量常常超出此值。例如，人體穿著化纖類衣物經(jīng)過(guò)摩擦后就能帶上高達(dá)10～20kV(100～200pF)的靜電電壓，若被CMOS器件輸入端接收，便足以使它損壞。所以在放置或使用CMOS(包括其他一些現(xiàn)已較少使用的MOS集成電路和MOS管)器件時(shí)，絕不可忽視對(duì)靜電干擾和危害的預(yù)防，要對(duì)實(shí)際環(huán)境中一切可能產(chǎn)生靜電的物體進(jìn)行隔離或作靜電泄放處理，具體可歸納以下幾點(diǎn)注意事項(xiàng)。

1.在儲(chǔ)存、攜帶或運(yùn)輸CMOS器件和焊裝有MOS器件的半成品印制板的過(guò)程中，應(yīng)將集成電路和印制板放置于金屬容器內(nèi)，也可用鋁箔將器件包封后放入普通容器內(nèi)，但不要用易產(chǎn)生靜電的尼龍及塑料盒等容器，采用抗靜電的塑料盒當(dāng)然也可以。

2.裝配工作臺(tái)上不宜鋪設(shè)塑料或有機(jī)玻璃板，最好鋪上一塊平整鋁板或鐵板，如沒有則什么都不要鋪。

3.焊接時(shí)，應(yīng)將集成電路逐一從盒中取出并拆開包封錫箔，切忌一下子把所有器件全部拆封，攤在桌子上。

4.在進(jìn)行裝配或?qū)嶒?yàn)時(shí)，電烙鐵、示波器、穩(wěn)壓源等工具及儀器儀表都應(yīng)良好接地，并要經(jīng)常檢查，發(fā)現(xiàn)問(wèn)題應(yīng)及時(shí)處理。一種簡(jiǎn)易檢查接地是否良好的方法是，在電烙鐵及儀器通電時(shí)，用電筆測(cè)試其外殼，若電筆發(fā)亮，說(shuō)明接地不好;反之，若電筆不亮則說(shuō)明接地良好。

5.焊裝時(shí)，愛好者應(yīng)避免穿著尼龍、純滌綸等易生靜電的衣褲及手套等。

6.集成電路上不用的多余輸入端不能懸空，應(yīng)按不同電路要求進(jìn)行連接。