集成電路Cu互連線的XRD研究

0 引言
    隨著芯片集成度的不斷提高，Cu已經(jīng)逐漸取代A1成為ULSI互連中的主流互連材料。Cu電沉積層的性質(zhì)取決于其結(jié)構(gòu)，在電結(jié)晶過程中，Cu鍍層由于不同晶面的生長速度不同而導(dǎo)致織構(gòu)化，表現(xiàn)出不同的性能。國內(nèi)有關(guān)Cu鍍層織構(gòu)的研究主要集中在冶金級電鍍和PCB布線方面，幾乎沒有對于集成電路Cu互連線織構(gòu)的文獻(xiàn)報(bào)道。PCB中線路的特征尺寸為幾十微米，而芯片中Cu互連的特征尺寸是1μm，因此對亞微米級厚度Cu鍍層的性能研究顯得尤為必要。
    不同晶面擇優(yōu)對集成電路Cu互連線性能的影響很大。有研究結(jié)果表明，Cu(111)晶面抗電遷移性能是Cu(200)晶面的4倍，這可能是由于其致密結(jié)構(gòu)決定的。Cu鍍層晶面的擇優(yōu)情況與電沉積條件、添加劑、鍍層厚度以及襯底等因素密切相關(guān)。本文針對IC工業(yè)中主要使用的硫酸鹽電鍍Cu體系，使用X射線衍射(XRD)研究Cu鍍層織構(gòu)與電沉積條件等因素之間的關(guān)系。

1 實(shí)驗(yàn)
    本文中使用了兩種si片：第一種是p型(100)Si片，首先在Si片上PECVD(IConcept One 200 mmDielectric System，Novellus)淀積800 nm Si02介質(zhì)層，然后用PVD(Invoa 200，Novellus)濺射25 nm的TaN／Ta擴(kuò)散阻擋層，再用PVD濺射50 nm的Cu籽晶層，最后在籽晶Cu上電鍍Cu；第二種是n型(100)Si片，首先在Si片上用PVD濺射5 nm的TaSiN擴(kuò)散阻擋層，然后用PVD濺射5 nm的Ru層，在Ru層上再電鍍Cu。Ru是一種過渡金屬，電阻率7μΩ·cm，熔點(diǎn)2 300℃，是最近國際上無籽晶Cu電鍍的一個(gè)研究熱點(diǎn)。
    電鍍液為標(biāo)準(zhǔn)VMS(virgin make—up solution)溶液，其成分為，Cu2+17．5 g／L，H2S04175 g／L，Cl一50 mg／L，加速劑2 mL／L，抑制劑8 mL／L和整平劑1．5 mL／L(添加劑均來自美國Enthone公司)。Cl一能提高鍍層光亮度和平整性，降低鍍層的內(nèi)應(yīng)力，增強(qiáng)抑制劑的吸附；加速劑通常是含S或其他官能團(tuán)的有機(jī)物，包括硫脲及其衍生物，它的作用是促進(jìn)Cu的成核，使各晶面生長速度趨于均勻；抑制劑包括聚乙二醇(PEG)、聚丙烯二醇和聚乙二醇的共聚物等，它的作用是和Cl離子一起在陰極表面形成一層連續(xù)膜以阻止Cu的沉積；整平劑通常是雜環(huán)化合物，一般含有N原子，它的作用是降低鍍層表面粗糙度。
    實(shí)驗(yàn)中使用方波脈沖。除了不同厚度的織構(gòu)實(shí)驗(yàn)，其余實(shí)驗(yàn)均通過設(shè)置不同的電鍍時(shí)間將Cu鍍層厚度較嚴(yán)格地控制在l μm。
    織構(gòu)系數(shù)以晶面(hkl)的織構(gòu)系數(shù)TC(texture coefficient)來表征晶面擇優(yōu)程度

   
式中：I(hkl)、I0(hkl)分別表示沉積層試樣和標(biāo)準(zhǔn)試樣(hkl)晶面的衍射線強(qiáng)度；n為衍射峰個(gè)數(shù)。當(dāng)各衍射面的TC值相同時(shí)，晶面取向是無序的；如果某個(gè)(hk1)面的TC值大于平均值，則該晶面為擇優(yōu)取向，晶面的TC值越大，其擇優(yōu)程度越高。

2 結(jié)果和討論
2．1 直流電鍍
    圖l為直流條件不同織構(gòu)系數(shù)隨電流密度的變化曲線，其中(a)圖為有添加劑情況，(b)圖為無添加劑情況。可見，添加劑對鍍層織構(gòu)的影響很明顯。沒有添加劑時(shí)， (111)晶面為單一擇優(yōu)晶面，且擇優(yōu)程度較高；有添加劑時(shí)，(200)晶面在1—4 A／dm2區(qū)間內(nèi)擇優(yōu)程度超過了(111)晶面。

2．2 脈沖電鍍
    圖2為沒有添加劑時(shí)，不同脈沖條件下織構(gòu)系數(shù)的變化曲線，其中圖2(a)為固定脈沖時(shí)間和關(guān)斷時(shí)間，改變電流密度；圖2(b)為固定脈沖峰值電流和關(guān)斷時(shí)間，改變脈沖時(shí)間；圖2(c)為固定脈沖峰值電流和脈沖時(shí)間，改變關(guān)斷時(shí)間。為方便對比，把圖2(b)和圖2(c)橫坐標(biāo)用占空比來表示。

    圖2(a)、(b)、(c)都呈現(xiàn)(111)晶面高擇優(yōu)。從圖2(b)和(c)中相同晶面的曲線可以看出，脈沖時(shí)間和關(guān)斷時(shí)間對織構(gòu)系數(shù)的影響很不相同。對比圖2(a)和圖1(b)可以發(fā)現(xiàn)，脈沖電鍍比直流電鍍得到的Cu(111)晶面擇優(yōu)程度稍高。
2．3 Ru上Cu電鍍
    圖3為在Ru襯底上脈沖電鍍Cu，不同織構(gòu)系數(shù)隨電流密度的變化曲線。實(shí)驗(yàn)條件為固定ton=8 ms，toff=2ms，改變電流密度。添加劑對織構(gòu)的影響情況和圖l直流電鍍的情況類似，添加劑對鍍層織構(gòu)的影響很明顯，無添加劑時(shí)，(111)晶面為單一擇優(yōu)晶面，擇優(yōu)程度較高；有添加劑時(shí)，Ru上的Cu鍍層在大于4 A／dm2時(shí)也呈現(xiàn)(111)擇優(yōu)。

2．4 不同Cu鍍層厚度的織構(gòu)
    圖4為有添加劑時(shí)，脈沖電鍍織構(gòu)系數(shù)隨鍍層厚度(d)的變化曲線?？梢?，在鍍層厚度為O~10μm，隨著厚度的增加， (311)幾乎保持恒定，(111)和(200)晶面線性減小，而(220)和(222)晶面單調(diào)增加。當(dāng)鍍層厚度超過5μm時(shí)，(222)成為擇優(yōu)晶面。

    一般認(rèn)為，當(dāng)Cu鍍層太薄時(shí)，織構(gòu)受到較強(qiáng)基體效應(yīng)的影響，電沉積條件對晶面的影響很小，因此籽晶層的晶面在很大程度上決定了鍍層的晶面情況。當(dāng)Cu鍍層超過4μm后，就基本不受基體外延的影響，主要由電沉積條件決定，形成絕對優(yōu)勢的擇優(yōu)晶面取向。

3 結(jié)論
    Cu互連是目前深亞微米集成電路的主流技術(shù)。Cu鍍層的織構(gòu)和擇優(yōu)取向與電沉積條件、添加劑、鍍層厚度以及襯底等因素密切相關(guān)。通過硫酸鹽體系電鍍獲得的Cu鍍層，本文用XRD研究了不同條件對Cu鍍層性能的影響，以及不同厚度Cu鍍層的織構(gòu)情況。實(shí)驗(yàn)結(jié)果表明，對于在各種條件下獲得的1 μm Cu鍍層，均呈現(xiàn)(111)晶面擇優(yōu)，這樣的鍍層在集成電路Cu互連線中有較好的抗電遷移性能。