CMOS圖像傳感器集成A/D轉(zhuǎn)換器技術的研究
隨著半導體制造技術，多媒體技術的迅速發(fā)展，圖像傳感器作為數(shù)碼相機，攝像頭等圖像獲取設備的核心部件正在成為當前和未來研究的重點。按照類型來分圖像傳感器主要可以分為CCD型和CMOS型。CCD（Charged Coupled Device）技術由在貝爾實驗室在1969年首先提出，至今已有25年的歷史。它是利用一個特殊的VLSI工藝，在硅片表面上生成一個緊密壓縮的多硅電極網(wǎng)格，通過光電效益收集電荷。在過去的20多年里，CCD 圖像傳感器以其高靈敏性低噪聲和寬的動態(tài)范圍的優(yōu)點占領了圖像傳感器市場。但是隨著CCD應用范圍的擴大，其缺點逐漸顯露出來，首先是CCD光敏單元陣列難與驅(qū)動電路及信號處理電路單片集成，不易處理一些模擬和數(shù)字功能，這些功能包括模數(shù)轉(zhuǎn)換器、精密放大器、存儲器、運算單元等元件的功能，其次CCD陣列驅(qū)動的脈沖復雜，需要使用相對高的工作電壓，不能與深亞微米超大規(guī)模集成電路（VLSI）技術兼容，而且CCD功耗大的缺點嚴重限制了其在便攜電子設備上的應用。MOS圖像傳感器的概念最早出現(xiàn)在20世紀60年代，但當時由于大規(guī)模集成電路工藝的限制未能進行研究。隨著超大規(guī)模集成電路和微細加工技術的發(fā)展，最近人們已經(jīng)成功將圖像傳感器，模數(shù)轉(zhuǎn)換電路，圖像處理電路等模塊集成在一塊CMOS圖像傳感器芯片上[1][2]，以達到低功耗，高性能，高集成度和高可靠性，并且大大降低系統(tǒng)成本和面積，CMOS圖像傳感器開始突破原來成像質(zhì)量差的缺點，逐漸成為圖像傳感器領域的研究熱點。 信息請登陸:輸配電設備網(wǎng)
本文主要針對CMOS圖像傳感器上集成的模數(shù)轉(zhuǎn)換器轉(zhuǎn)換電路的主要類型及其特點和最新進展作一介紹。
2.集成A/D轉(zhuǎn)換器的分類
任何A/D轉(zhuǎn)換器都具有抽樣、量化和編碼的基本功能。抽樣使模擬信號在時間上離散化使之變?yōu)槌闃有盘?；量化則是將抽樣信號的幅度離散化使之變成數(shù)字信號；編碼是將數(shù)字信號最終表示成為數(shù)字系統(tǒng)所能接受的形式，如何實現(xiàn)這三個基本功能就決定了A/D轉(zhuǎn)換器的結(jié)構和功能。按照對信號的處理方式上來分，A/D轉(zhuǎn)換器可以分為并行處理A/D轉(zhuǎn)換器和串行處理A/D轉(zhuǎn)換器兩大類。并行結(jié)構處理速度較快，結(jié)構較復雜，串行A/D轉(zhuǎn)換器結(jié)構簡單，處理速度較慢。如果根據(jù)量化編碼方式的不同，可以分為采用Nyquist頻率采樣并均勻量化的PCM型A/D轉(zhuǎn)換器和采用增量調(diào)制的過采樣型A/D轉(zhuǎn)換器。
CMOS圖像傳感器上使用的A/D轉(zhuǎn)換器按照集成方式的不同可以分為三種主要類型，芯片級集成，列級集成和象素級集成。 信息來自:輸配電設備網(wǎng)
2.1芯片級集成(Chip Level)
芯片級集成是整個傳感器陣列使用一個高速A/D轉(zhuǎn)換器。這種結(jié)構的優(yōu)點是由于A/D轉(zhuǎn)換器作為一個獨立的單元放置在傳感器陣列外，A/D轉(zhuǎn)換器的面積不受很強的限制。缺點是由于A/D轉(zhuǎn)換器的高轉(zhuǎn)換速率會帶來較大功耗，而且由于傳感器陣列與A/D轉(zhuǎn)換器單元之間數(shù)據(jù)傳輸?shù)氖悄M信號，不可避免會引入額外的噪聲，影響整個系統(tǒng)性能。
2.1.1并行結(jié)構A/D轉(zhuǎn)換器
并行結(jié)構A/D轉(zhuǎn)換器主要由電阻分壓器，比較器，編碼器構成。它的工作原理是每一級都需要一個比較器和分壓電阻，通過串聯(lián)電阻來產(chǎn)生比較器的參考電壓。比較器輸出輸入信號和參考電壓的比較結(jié)果送到一個解碼器解碼后輸出數(shù)字量。這種結(jié)構的主要優(yōu)點是采樣速度只受比較器速度的限制，因而采樣速度快，是目前采樣速度最高的A/D轉(zhuǎn)換器。主要缺點是采用大量比較器，而且比較器的數(shù)目相對采樣的精度呈指數(shù)增長，因而使芯片面積急劇增大，集成在CMOS圖像傳感器芯片中的精度在8位左右。1998年美國學者Loinaz，成功的將一個8位并行結(jié)構A/D轉(zhuǎn)換器集成到圖像傳感器芯片中，工作在3.3v電壓下，功耗為200mW。
信息來自:www.tede.cn
為了克服并行結(jié)構帶來的比較器過多，面積過大的問題，人們從面積和速度上進行折中，提出了一種半并行結(jié)構A/D轉(zhuǎn)換器。半并行結(jié)構由高位和低位不同精度并行結(jié)構A/D轉(zhuǎn)換器重構為一個A/D轉(zhuǎn)換器，從高位和低位分別輸出。半并行結(jié)構雖然速度是并行結(jié)構的二分之一，但比較器的數(shù)目也減少到原來的一半。Smith等人的單片視頻記錄芯片里就采用了這種半并行結(jié)構的A/D轉(zhuǎn)換器。
2.1.2流水線結(jié)構A/D轉(zhuǎn)換器
流水線結(jié)構A/D轉(zhuǎn)換器是流水線和半并行結(jié)構A/D轉(zhuǎn)換器的結(jié)合。它通過流水線把整個采樣過程分為若干級，每級由一個低精度半并行A/D轉(zhuǎn)換器，一個D/A轉(zhuǎn)換器和一個采樣保持放大電路組成，每通過一級輸出數(shù)字量，同時信號減掉輸出數(shù)字信號經(jīng)過DAC反饋回來的量送到下一級。這樣每級采樣1-2位，然后合起來一起并行輸出。雖然這樣采樣速度受級數(shù)影響，需要經(jīng)過若干時鐘周期才能輸出，但是由于采用了流水線結(jié)構，還是能達到很快的轉(zhuǎn)換速度，同時有效的控制了面積和功耗。近年來，流水線結(jié)構A/D轉(zhuǎn)換器被廣泛應用在各種高速數(shù)據(jù)轉(zhuǎn)換電路和CMOS圖像傳感器芯片中。
2.2列級集成(Column Level)
列級集成是使用半并行的A/D轉(zhuǎn)換器，通過集成一個中低速A/D轉(zhuǎn)換器的陣列，每個A/D轉(zhuǎn)換器只完成對一行或者幾行象素的轉(zhuǎn)換來實現(xiàn)對整個圖像傳感器模數(shù)轉(zhuǎn)換的功能。列級A/D轉(zhuǎn)換器的主要優(yōu)點是可以使用簡單中低速的A/D轉(zhuǎn)換器。缺點是會使芯片版圖布局變的更復雜。
2.2.1逐次逼近型A/D轉(zhuǎn)換器
逐次逼近型A/D轉(zhuǎn)換器可以提供8位到18位，速度最快在5Msps左右的模數(shù)轉(zhuǎn)換。它使用了一個比較器，一個采樣保持電路，一個N位的DAC，一個N位的移位寄存器和一個SAR邏輯。這種結(jié)構利用數(shù)據(jù)不斷通過環(huán)路逐次逼近的方法來達到所需要的精度。想要達到N位的精度就需要循環(huán)比較N個周期。這種循環(huán)利用結(jié)構的缺點是A/D轉(zhuǎn)換器的采樣速度較慢。優(yōu)點是芯片面積小。這種類型A/D轉(zhuǎn)換器的另一特點是電路的功耗隨采樣率成比例增加，而不像全并行和流水線類型A/D轉(zhuǎn)換器的對應采樣率有固定功耗。逐次比較型A/D轉(zhuǎn)換器在R. Panicacci等人的圖像傳感器芯片中成功的列級集成，并且得到了很好的應用效果。
2.2.2單邊積分型A/D轉(zhuǎn)換器
單邊積分型A/D轉(zhuǎn)換器可以提供高精度的模數(shù)轉(zhuǎn)換，并且具有很好的噪聲抑制。單邊A/D轉(zhuǎn)換器的工作原理是一個未知輸入電路電壓VIN通過RC電路進行積分。積分結(jié)果VINT與已知參考電壓VREF進行比較。已知積分后的電壓VINT比輸入的VIN電壓和積分時間t成比例關系，即VINT/VIN和達到的積分時間成比例關系。所以可以根據(jù)TINT等于VREF所耗用的時間來確定VIN的大小。
這種結(jié)構A/D轉(zhuǎn)換器的制約因素是 的精度和RC的精度。因此參考電壓，電阻和電容微小的變換都會影響轉(zhuǎn)換精度。設計中成功使用了單邊積分型A/D轉(zhuǎn)換器與芯片進列級集成。
2.2.3周期型A/D轉(zhuǎn)換器
周期型A/D轉(zhuǎn)換器在原理上類似流水線結(jié)構A/D轉(zhuǎn)換器。它在結(jié)構上相當于流水線 A/D轉(zhuǎn)換器中的一階，通過多周期調(diào)用達到所需要的精度。工作原理是輸入信號在讀入控制信號上升時被讀入電路，然后在A/D轉(zhuǎn)換器電路中被采樣，結(jié)果存入寄存器輸出，再通過一個DAC后和原信號相減。剩余信號通過采樣保持放大器，放大到原來大小，在反饋控制信號上升時進行下一次采樣。這種周期性重復使用的結(jié)構降低了功耗，提供了中低速的模擬信號到數(shù)字信號的轉(zhuǎn)換。1998年S. Decker[8]教授在ISSCC會議上發(fā)表了采用該種結(jié)構A/D轉(zhuǎn)換器，采用0.8 工藝,5v電壓，用于256×256象素的圖像傳感器芯片。
2. 2.3象素級集成(Pixel Level)
象素級集成的特點是采用每個光電檢測器（Photodetector）或者幾個光電檢測器共用一個低速A/D轉(zhuǎn)換器，大量低速A/D轉(zhuǎn)換器并行工作達到一個高速A/D轉(zhuǎn)換器的效果。象素級A/D轉(zhuǎn)換器使得圖像傳感器中心與周邊的通訊由模擬信號改變?yōu)閿?shù)字信號，減少了原來模擬信號傳輸過程中信號的損失。象素級A/D轉(zhuǎn)換器和象素傳感器集成帶來了圖像傳感器結(jié)構上的重復性，從而使圖像傳感器內(nèi)部具有很多重復單元，因而具有可擴縮性。雖然象素級A/D轉(zhuǎn)換器有著諸多優(yōu)點，但是象素級A/D轉(zhuǎn)換器由于集成在象素單元內(nèi)，A/D轉(zhuǎn)換器面積上受到填充率(fill factor)的限制，而且A/D轉(zhuǎn)換器數(shù)目和傳感器象素單元個數(shù)處在同一數(shù)量級上，所以象素級A/D轉(zhuǎn)換器對功耗和面積的要求非常的苛刻，故而傳統(tǒng)A/D轉(zhuǎn)換器結(jié)構很難作為象素級A/D轉(zhuǎn)換器與圖像傳感器集成。
圖6就是一個使用了象素級A/D轉(zhuǎn)換器的讀出電路原理圖，它由N×M的象素單元陣列，行解碼器，高精度放大器和列地址解碼/輸出復選器組成。其中一個A/D轉(zhuǎn)換器和多個光電檢測器一起構成一個象素單元。
目前用于象素級的A/D轉(zhuǎn)換器主要有Fowler[4]提出的過采樣Sigma-Delta結(jié)構A/D轉(zhuǎn)換器和Yang提出的Multi–Channel–Bit–Serial(MCBS)結(jié)構A/D轉(zhuǎn)換器.
2.3.1 精簡型過采樣Sigma Delta結(jié)構A/D轉(zhuǎn)換器
過采樣Sigma-Delta A/D轉(zhuǎn)換器的特點是模擬部分比例少，精度要求低，（減小了Vdd波動，器件匹配，KT/C噪聲對電路性能的影響)，數(shù)字部分比例大，比較適宜用標準CMOS工藝實現(xiàn)。一階過采樣Sigma-Delta的結(jié)構簡單、速度低、精度高，恰好滿足了圖像傳感器對象素級A/D轉(zhuǎn)換器的要求。一階過采樣Sigma-Delta結(jié)構A/D轉(zhuǎn)換器原理如圖7所示。 信息來源:http://tede.cn
信息來自:輸配電設備網(wǎng)
輸入信號過采樣后經(jīng)過積分器積分，然后通過量化器反饋回輸入端，同時輸出量化后的數(shù)字信號，數(shù)字信號經(jīng)過梳狀濾波器降頻到Nyquist頻率。
Fowler利用Sigma-Delta A/D轉(zhuǎn)換器得思想對傳統(tǒng)Sigma-Delta A/D轉(zhuǎn)換器進行改進，精簡了電路，提出的CMOS象素級集成的精簡型Sigma-Delta A/D轉(zhuǎn)換器電路。
它的一個單元采用了四個光電檢測器和一個象素級A/D轉(zhuǎn)換器，并且通過17只管子來實現(xiàn)。工作時，由于感光后光電二極管產(chǎn)生了光電荷，光電荷儲存在光電二極管節(jié)電容中產(chǎn)生了節(jié)點電壓，轉(zhuǎn)換器通過被復選器選中一個光電二極管，被選光電二極管的節(jié)電壓通過受時鐘控制比較器被量化。
該設計中比較器工作于亞閾值區(qū)以減少功耗和噪聲，增加增益，并且減小D/A轉(zhuǎn)換器中的漏電流。偏置電流也被設置成能夠夠完成所需要采樣率的足夠小值，。這一位的D/A轉(zhuǎn)換器是通過一個模擬信號移位寄存器來實現(xiàn)。
于數(shù)字部分比較復雜，占用的面積大，F(xiàn)owler只把Sigma-Delta A/D轉(zhuǎn)換器的模擬部分集成與圖像傳感器芯片中，而把數(shù)字部分放在片外。這種做法縮小了芯片面積，但是過采樣會導致輸出數(shù)據(jù)量巨大，由于數(shù)字部分設置在片外，這樣對于大尺寸或者高速CMOS圖像傳感器芯片，需要很高的I/O帶寬，所以限制了它的應用范圍。
2.3.2 MCBS結(jié)構A/D轉(zhuǎn)換器
傳統(tǒng)的位并行(bit parallel)和位串行(bit serial)A/D轉(zhuǎn)換技術在面積，功耗上的限制無法做為象素級集成的A/D轉(zhuǎn)換器使用。1998年Stanford 大學的學者David Yang提出了第一種Nyquist率的MCBS(multi-channel-bit serial) 結(jié)構的象素級A/D轉(zhuǎn)換器，它的采樣頻率只有信號頻率的2倍，所以不會有信號輸出數(shù)據(jù)量過大的問題。它由象素單元電路和芯片級電路組成，每一個象素單元采用了一個比較器和一個鎖存器構成。而所有象素單元共用一個有限狀態(tài)機電路和一個M位的DAC電路。 信息請登陸:輸配電設備網(wǎng)
轉(zhuǎn)換原理是通過研究編碼表找出各位的規(guī)律，以對一個在0～1之間的輸入信號進行3位的GRAY碼為例，判斷MSB位只需將輸入信號與1/2進行比較，判斷LSB位需要將信號與1/8,3/8,5/8,7/8進行比較。這種比較在并行結(jié)構A/D里是以同時比較的方式實現(xiàn)。我們這里通過多時鐘實現(xiàn)對各位的串行比較。
通過有限狀態(tài)機提供的一個臺階上升的RAMP信號與輸入模擬信號經(jīng)過多時鐘周期的串行多位比較，3位精度的A/D轉(zhuǎn)換器，求出最高位需要一個時鐘周期，求出次高位需要二個時鐘周期，最低位需要四個時鐘周期，各位的結(jié)果送入由有限狀態(tài)機提供的BITX信號控制的鎖存器并串行輸出。MCBS結(jié)構A/D轉(zhuǎn)換器通過多周期的復用技術來來模擬全并行A/D轉(zhuǎn)換器中的電阻分壓與輸入模擬信號的多位的并行比較，從而極大減小了A/D轉(zhuǎn)換器面積，并且可以采用穩(wěn)定的簡單電路來實現(xiàn)。
Yang的MCSB結(jié)構的A/D轉(zhuǎn)換器使用了18個晶體管。
3.展望
SOC技術的發(fā)展使CMOS圖像傳感器在集成度高上的優(yōu)越性上越來越體現(xiàn)出來，而集成A/D轉(zhuǎn)換器是CMOS圖像傳感器的中核心部件，世界各國科研工作者很早就開始了這一領域的研究工作。美國的Stanford大學早在上世紀90年代初就開始了該領域的研究并且在象素級A/D轉(zhuǎn)換器方面取得了豐碩的成果。我們中國科學院微電子研究所雖然起步比較晚，但通過不懈的努力，已在列級和芯片級A/D轉(zhuǎn)換器方面取得了一定的研究成果。目前，該領域主要有以下幾個研究方向。
3.1低電壓
集成電路設計已經(jīng)進入深亞微米時代，最小線寬從0.25 到0.18 到現(xiàn)在的0.13 ，供電電壓也降低到2.5V，1.3V，甚至1V以下，這給數(shù)字電路的設計帶來了很大幫助，低電壓意味著低功耗，但這對于模擬電路設計卻是很大的挑戰(zhàn)。如何保持低電壓下，讓A/D轉(zhuǎn)換器正常的工作，提高模擬信號的動態(tài)范圍和信噪比，已經(jīng)成為今后研究的熱點問題。
3.2低功耗
主要用在便攜設備上的圖像傳感器芯片對芯片的功耗的要求尤其苛刻，象素級和列級集成的A/D轉(zhuǎn)換器的功耗大小將會大大影響到整個芯片的功耗。所以如何更好的控制A/D轉(zhuǎn)換器的功耗，降低整個系統(tǒng)的功耗，從而延長便攜視頻系統(tǒng)的電池使用時間，是模擬集成電路設計者所需要考慮的主要問題之一。
3.3提高轉(zhuǎn)換精度和速度
新一代視頻技術和3D視頻技術的提出，對視頻的畫面質(zhì)量有了更高的要求，而A/D轉(zhuǎn)換器的轉(zhuǎn)換精度和速度影響視頻畫面質(zhì)量的關鍵因素。視頻播放的幀數(shù)受制于轉(zhuǎn)換速度，而視頻的畫質(zhì)則受轉(zhuǎn)換精度的影響。如何開發(fā)出高速高精度的圖像傳感器用A/D轉(zhuǎn)換器，從而滿足不斷增長的高畫質(zhì)數(shù)字視頻的要求，也成為當今一個迫切需要解決的問題。
下載文檔
