硬件設(shè)計(jì)中電容電感磁珠總結(jié)

常見(jiàn)電容器有：

鋁電解電容器：極性，容量大，能耐受大的脈動(dòng)電流，但容量誤差大，泄漏電流大，適合于低頻旁路、信號(hào)耦合和電源濾波等場(chǎng)合。

膽電解電容：擁有普通電解電容的特性，漏電流極小，壽命長(zhǎng)，容量誤差小，體積小，適合小型設(shè)備中。

薄膜電容器：是無(wú)極性電容器，用于差濾波器、積分、振蕩和定時(shí)電路。

瓷介電容器：無(wú)極性電容適合于高頻旁路。

陶瓷電容器：是無(wú)極性電容器，有高頻陶瓷電容和低頻陶瓷電容。適用于高、低頻電路中，不適合脈沖電路，否則容易擊穿。

另外，在判定電解電容極性時(shí)，直插式電解電容器，有白色標(biāo)記或者引線較短的一端為負(fù)極；如果是貼片電解電容，有橫桿標(biāo)記的一端為正極。

二極管和三級(jí)管：

如3AX82_81,

對(duì)材料的命名方式：A－N型鍺材料  B－P型鍺材料 C－N型硅材料  D－P型硅材料。

對(duì)類型的命名方式為：P—普通管  W－穩(wěn)壓管。

三極管中，對(duì)材料的命名方式：A－PNP型鍺材料 B－NPN型鍺材料 C－PNP型硅材料  D－NPN型硅材料。

對(duì)類型的命名方式為：Z－整流管 X－低頻小功率管 U－光電管  K－開(kāi)關(guān)管  CS－場(chǎng)效應(yīng)管。

磁珠電感：

為了濾除電源電路對(duì)系統(tǒng)的噪聲干擾，往往在電源輸出增加一個(gè)電感或磁珠，以濾除電源電路帶來(lái)的噪聲。電感的濾波是反射式濾波，對(duì)各種頻率的信號(hào)都有衰減，磁珠則是吸收式濾波，只對(duì)1KHz信號(hào)有大的衰減，對(duì)其他信號(hào)衰減較小。磁珠有時(shí)需要考慮其散熱，否則會(huì)影響其導(dǎo)磁性能。標(biāo)稱值:因?yàn)榇胖榈膯挝皇前凑账谀骋活l率產(chǎn)生的阻抗來(lái)標(biāo)稱的，阻抗的單位也是歐姆 .一般以100MHz為標(biāo)準(zhǔn)，比如2012B601，就是指在100MHz的時(shí)候磁珠的阻抗為600歐姆。額定電流:額定電流是指能保證電路正常工作允許通過(guò)電流.電感與磁珠的區(qū)別:有一匝以上的線圈習(xí)慣稱為電感線圈,少于一匝（導(dǎo)線直通磁環(huán)）的線圈習(xí)慣稱之為磁珠;電感是儲(chǔ)能元件,而磁珠是能量轉(zhuǎn)換（消耗）器件;電感多用于電源濾波回路,磁珠多用于信號(hào)回路,用于EMC對(duì)策;磁珠主要用于抑制電磁輻射干擾,而電感用于這方面則側(cè)重于抑制傳導(dǎo)性干擾.兩者都可用于處理EMC、EMI問(wèn)題;電感一般用于電路的匹配和信號(hào)質(zhì)量的控制上.在模擬地和數(shù)字地結(jié)合的地方用磁珠.磁珠有很高的電阻率和磁導(dǎo)率，他等效于電阻和電感串聯(lián)，但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性，在高頻時(shí)呈現(xiàn)阻性，所以能在相當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗，從而提高調(diào)頻濾波效果。作為電源濾波，可以使用電感。磁珠的電路符號(hào)就是電感但是型號(hào)上可以看出使用的是磁珠在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同罷了

磁珠由氧磁體組成，電感由磁心和線圈組成，磁珠把交流信號(hào)轉(zhuǎn)化為熱能，電感把交流存儲(chǔ)起來(lái)，緩慢的釋放出去。磁珠對(duì)高頻信號(hào)才有較大阻礙作用，一般規(guī)格有100歐/100mMHZ ,它在低頻時(shí)電阻比電感小得多。鐵氧體磁珠 (Ferrite Bead) 是目前應(yīng)用發(fā)展很快的一種抗干擾組件，廉價(jià)、易用，濾除高頻噪聲效果顯著。在電路中只要導(dǎo)線穿過(guò)它即可（我用的都是象普通電阻模樣的，導(dǎo)線已穿過(guò)并膠合，也有表面貼裝的形式，但很少見(jiàn)到賣(mài)的）。當(dāng)導(dǎo)線中電流穿過(guò)時(shí)，鐵氧體對(duì)低頻電流幾乎沒(méi)有什么阻抗，而對(duì)較高頻率的電流會(huì)產(chǎn)生較大衰減作用。高頻電流在其中以熱量形式散發(fā)，其等效電路為一個(gè)電感和一個(gè)電阻串聯(lián)，兩個(gè)組件的值都與磁珠的長(zhǎng)度成比例。磁珠種類很多，制造商應(yīng)提供技術(shù)指標(biāo)說(shuō)明，特別是磁珠的阻抗與頻率關(guān)系的曲線。有的磁珠上有多個(gè)孔洞，用導(dǎo)線穿過(guò)可增加組件阻抗（穿過(guò)磁珠次數(shù)的平方），不過(guò)在高頻時(shí)所增加的抑制噪聲能力不可能如預(yù)期的多，而用多串聯(lián)幾個(gè)磁珠的辦法會(huì)好些。鐵氧體是磁性材料，會(huì)因通過(guò)電流過(guò)大而產(chǎn)生磁飽和，導(dǎo)磁率急劇下降。大電流濾波應(yīng)采用結(jié)構(gòu)上專門(mén)設(shè)計(jì)的磁珠，還要注意其散熱措施。

鐵氧體磁珠不僅可用于電源電路中濾除高頻噪聲（可用于直流和交流輸出），還可廣泛應(yīng)用于其它電路，其體積可以做得很小。特別是在數(shù)字電路中，由于脈沖信號(hào)含有頻率很高的高次諧波，也是電路高頻輻射的主要根源，所以可在這種場(chǎng)合發(fā)揮磁珠的作用。

鐵氧體磁珠還廣泛應(yīng)用于信號(hào)電纜的噪聲濾除。

注意：二極管類（DIODE）,DIODExx,數(shù)字xx表示功率，數(shù)值越大，功率越大,也表示兩個(gè)焊點(diǎn)間的距離。而非極性電容類RADxx和極性電容類（RB.2/.4～RB.5/1.0）,電阻類（AXIAL0.3～AXIAL1.0）300mil,1000mil、可變電阻類（VR1～VR5）,數(shù)值xx表示兩個(gè)焊點(diǎn)間的距離。

鐘振管腳（有源晶體振蕩器）：1腳――懸空，2腳接地，3――腳輸出，4――腳電源

CPLD_JTAG1管腳：1――TCK ,2—GND ,3—TDO ,4—VDD ,5—TMS ,6/7/8空，9—TDI ,10—GND

1)鋁電容是由鋁箔刻槽氧化后再夾絕緣層卷制，然后再浸電解質(zhì)液制成的，其原理是化學(xué)原理，電容充放電靠的是化學(xué)反應(yīng)，電容對(duì)信號(hào)的響應(yīng)速度受電解質(zhì)中帶電離子的移動(dòng)速度限制，一般都應(yīng)用在頻率較低（1M以下）的濾波場(chǎng)合，ESR主要為鋁萡電阻和電解液等效電阻的和，值比較大。鋁電容的電解液會(huì)逐漸揮發(fā)而導(dǎo)致電容減小甚至失效，隨溫度升高揮發(fā)速度加快。溫度每升高10度，電解電容的壽命會(huì)減半。如果電容在室溫27度時(shí)能使用10000小時(shí)的話，57度的環(huán)境下只能使用1250小時(shí)。所以鋁電解電容盡量不要太靠近熱源。

    2)瓷片電容存放電靠的是物理反應(yīng)，因而具有很高的響應(yīng)速度，可以應(yīng)用到上G的場(chǎng)合。不過(guò)，瓷片電容因?yàn)榻橘|(zhì)不同，也呈現(xiàn)很大的差異。性能最好的是C0G材質(zhì)的電容，溫度系數(shù)小，不過(guò)材質(zhì)介電常數(shù)小，所以容值不可能做太大。而性能最差的是Z5U/Y5V材質(zhì)，這種材質(zhì)介電常數(shù)大，所以容值能做到幾十微法。但是這種材質(zhì)受溫度影響和直流偏壓（直流電壓會(huì)致使材質(zhì)極化，使電容量減?。┯绊懞?chē)?yán)重。

  一般濾波主要使用大容量電容，對(duì)速度要求不是很快，但對(duì)電容值要求較大。一般使用鋁電解電容。浪涌電流較小的情況下，使用鉭電容代替鋁電解電容效果會(huì)更好一些。從上面的例子我們可以知道，作為退耦的電容，必需有很快的響應(yīng)速度才能達(dá)到效果。如果圖中的局部電路A是指一個(gè)芯片的話，那么退耦電容要用瓷片電容，而且電容盡可能靠近芯片的電源引腳。而如果“局部電路A”是指一個(gè)功能模塊的話，可以使用瓷片電容，如果容量不夠也可以使用鉭電容或鋁電解電容（前提是功能模塊中各芯片都有了退耦電容—瓷片電容）。

濾波電容的容量往往都可以從開(kāi)關(guān)電源芯片的數(shù)據(jù)手冊(cè)里找到計(jì)算公式。如果濾波電路同時(shí)使用電解電容、鉭電容和瓷片電容的話，把電解電容放的離開(kāi)關(guān)電源最近，這樣能保護(hù)鉭電容。瓷片電容放在鉭電容后面。這樣可以獲得最好的濾波效果。

退耦電容需要滿足兩個(gè)要求，一個(gè)是容量需求，另一個(gè)是ESR需求。也就是說(shuō)一個(gè)0.1uF的電容退耦效果也許不如兩個(gè)0.01uF電容效果好。而且，0.01uF電容在較高頻段有更低的阻抗，在這些頻段內(nèi)如果一個(gè)0.01uF電容能達(dá)到容量需求，那么它將比0.1uF電容擁有更好的退耦效果。

很多管腳較多的高速芯片設(shè)計(jì)指導(dǎo)手冊(cè)會(huì)給出電源設(shè)計(jì)對(duì)退耦電容的要求，比如一款500多腳的BGA封裝要求3.3V電源至少有30個(gè)瓷片電容，還要有幾個(gè)大電容，總?cè)萘恳?00uF以上…

每路輸入都有10nF和100nF濾雜訊，同時(shí)為了穩(wěn)定壓降，接有一個(gè)10uF的大電容。一般來(lái)說(shuō)，小電容需要靠近芯片，而且每個(gè)pin一個(gè)。大電容則可放遠(yuǎn)點(diǎn)。

對(duì)于電源輸出部分來(lái)說(shuō)，除一般原則，需要考慮器件峰值電流較大，把電平拉下來(lái)的可能。因此需要一顆大電容，一般10uF以上，數(shù)字電路中典型的去耦電容值是0.1μF。這個(gè)電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右

14.1、退藕電容的一般配置原則

1. 電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uf以上的更好。

2. 原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01pf的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1 ~ 10pf的但電容。

3. 對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如 ram、rom存儲(chǔ)器件，應(yīng)在芯片的 電源線和地線之間直接入退藕電容。

　4、電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。此外，還應(yīng)注意以下兩點(diǎn)：

a、 在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電 ，必須采用附圖所示的 rc 電路來(lái)吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。

b、 cmos的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。

由于大部分能量的交換也是主要集中于器件的電源和地引腳，而這些引腳又是獨(dú)立的直接和地電平面相連接的。這樣，電壓的波動(dòng)實(shí)際上主要是由于電流的不合理分布引起。但電流的分布不合理主要是由于大量的過(guò)孔和隔離

帶造成的。這種情況下的電壓波動(dòng)將主要傳輸和影響到器件的電源和地線引腳上。   為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。

　　當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。

去耦電容配置的一般原則如下：

● 電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會(huì)更好。

● 為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很?。?.5uA以下）。

● 對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

● 去耦電容的引線不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線。

● 在印制板中有接觸器、繼電器、按鈕等元件時(shí)．操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須RC 電路來(lái)吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

● CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時(shí)對(duì)不用端要接地或接正電源。

● 設(shè)計(jì)時(shí)應(yīng)確定使用高頻低頻中頻三種去耦電容，中頻與低頻去耦電容可根據(jù)器件與PCB功耗決定,可分別選47-1000uF和470-3300uF；高頻電容計(jì)算為: C=P/V*V*F。

● 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

● 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電時(shí)，外殼要接地。

1.14.2、配置電容的經(jīng)驗(yàn)值

好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。

1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種

卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算；即10MHz取0.1uf。由于不論使用怎樣的電源分配方案，整個(gè)系統(tǒng)會(huì)產(chǎn)生足夠?qū)е聠?wèn)題發(fā)生的噪聲，額外的過(guò)濾措施是必需的。這一任務(wù)由旁路電容完成。一般來(lái)說(shuō)，一個(gè)1uf-10uf 的電容將被放在系統(tǒng)的電源接入端，板上每個(gè)設(shè)備的電源腳與地線腳之間應(yīng)放置一個(gè)0.01uf-0.1uf 的電容。旁路電容就是過(guò)濾器。放在電源接入端的大電容（約10uf）用來(lái)過(guò)濾板子產(chǎn)生的低頻（比如60hz 線路頻率）。板上工作中的設(shè)備產(chǎn)生的噪聲會(huì)產(chǎn)生從100mhz 到更高頻率間的合共振（harmonics）。每個(gè)芯片間都要放置旁路電容，這些電容比較小，大約0.1u 左右。電容器是電路中最基本的元件之一，利用電容濾除電路上的高頻騷擾和對(duì)電源解耦是所有電路設(shè)計(jì)人員都熟悉的。但是，隨著電磁干擾問(wèn)題的日益突出，特別是干擾頻率的日益提高，由于不了解電容的基本特性而達(dá)不到預(yù)

期濾波效果的事情時(shí)有發(fā)生。本文介紹一些容易被忽略的影響電容濾波性能的參數(shù)及使用電容器抑制電磁騷擾時(shí)需要注意的事項(xiàng)。

電容引線的作用

　　在用電容抑制電磁騷擾時(shí)，最容易忽視的問(wèn)題就是電容引線對(duì)濾波效果的影響。電容器的容抗與頻率成反比，正是利用這一特性，將電容并聯(lián)在信號(hào)線與地線之間起到對(duì)高頻噪聲的旁路作用。然而，在實(shí)際工程中，很多人發(fā)現(xiàn)這種方法并不能起到預(yù)期濾除噪聲的效果，面對(duì)頑固的電磁噪聲束手無(wú)策。出現(xiàn)這種情況的一個(gè)原因是忽略了電容引線對(duì)旁路效果的影響。

　　實(shí)際電容器的電路模型如圖1所示，它是由等效電感（ESL）、電容和等效電阻（ESR）構(gòu)成的串聯(lián)網(wǎng)絡(luò)。

　　理想電容的阻抗是隨著頻率的升高降低，而實(shí)際電容的阻抗是圖1所示的網(wǎng)絡(luò)的阻抗特性，在頻率較低的時(shí)候，呈現(xiàn)電容特性，即阻抗隨頻率的增加而降低，在某一點(diǎn)發(fā)生諧振，在這點(diǎn)電容的阻抗等于等效串聯(lián)電阻ESR。在諧振點(diǎn)以上，由于ESL的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現(xiàn)電感的阻抗特性。在諧振點(diǎn)以上，由于電容的阻抗增加，因此對(duì)高頻噪聲的旁路作用減弱，甚至消失。

　　電容的諧振頻率由ESL和C共同決定，電容值或電感值越大，則諧振頻率越低，也就是電容的高頻濾波效果越差。ESL除了與電容器的種類有關(guān)外，電容的引線長(zhǎng)度是一個(gè)十分重要的參數(shù)，引線越長(zhǎng)，則電感越大，電容的諧振頻率越低。因此在實(shí)際工程中，要使電容器的引線盡量短，電容器的正確安裝方法和不正確安裝方法如圖2所示。

0歐姆電阻作用

1,在電路中沒(méi)有任何功能,只是在PCB上為了調(diào)試方便或兼容設(shè)計(jì)等原因.

2,可以做跳線用,如果某段線路不用,直接不貼該電阻即可(不影響外觀)

3,在匹配電路參數(shù)不確定的時(shí)候,以0歐姆代替,實(shí)際調(diào)試的時(shí)候,確定參數(shù),再以具體數(shù)值的元件代替.

4,想測(cè)某部分電路的耗電流的時(shí)候,可以去掉0ohm電阻,接上電流表,這樣方便測(cè)耗電流.

5,在布線時(shí),如果實(shí)在布不過(guò)去了,也可以加一個(gè)0歐的電阻

6,在高頻信號(hào)下,充當(dāng)電感或電容.(與外部電路特性有關(guān))電感用,主要是解決EMC問(wèn)題.如地與地,電源和IC Pin間

7,單點(diǎn)接地(指保護(hù)接地、工作接地、直流接地在設(shè)備上相互分開(kāi),各自成為獨(dú)立系統(tǒng).)

8,熔絲作用 模擬地和數(shù)字地單點(diǎn)接地e#

*模擬地和數(shù)字地單點(diǎn)接地*

  只要是地,最終都要接到一起,然后入大地.如果不接在一起就是"浮地",存在壓差,容易積累電荷,造成靜電.地是參考0電位,所有電壓都是參考地得出的,地的標(biāo)準(zhǔn)要一致,故各種地應(yīng)短接在一起.人們認(rèn)為大地能夠吸收所有電荷,始終維持穩(wěn)定,是最終的地參考點(diǎn).雖然有些板子沒(méi)有接大地,但發(fā)電廠是接大地的,板子上的電源最終還是會(huì)返回發(fā)電廠入地.如果把模擬地和數(shù)字地大面積直接相連,會(huì)導(dǎo)致互相干擾.不短接又不妥,理由如上有四種方法解決此問(wèn)題:

1、用磁珠連接;

2、用電容連接;

3、用電感連接;

4、用0歐姆電阻連接.

  磁珠的等效電路相當(dāng)于帶阻限波器,只對(duì)某個(gè)頻點(diǎn)的噪聲有顯著抑制作用,使用時(shí)需要預(yù)先估計(jì)噪點(diǎn)頻率,以便選用適當(dāng)型號(hào).對(duì)于頻率不確定或無(wú)法預(yù)知的情況,磁珠不合.

  電容隔直通交,造成浮地.

  電感體積大,雜散參數(shù)多,不穩(wěn)定.

  0歐電阻相當(dāng)于很窄的電流通路,能夠有效地限制環(huán)路電流,使噪聲得到抑制.電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗),這點(diǎn)比磁珠強(qiáng).

*跨接時(shí)用于電流回路*

  當(dāng)分割電地平面后,造成信號(hào)最短回流路徑斷裂,此時(shí),信號(hào)回路不得不繞道,形成很大的環(huán)路面積,電場(chǎng)和磁場(chǎng)的影響就變強(qiáng)了,容易干擾/被干擾.在分割區(qū)上跨接0歐電阻,可以提供較短的回流路徑,減小干擾.

*配置電路*

  一般,產(chǎn)品上不要出現(xiàn)跳線和撥碼開(kāi)關(guān).有時(shí)用戶會(huì)亂動(dòng)設(shè)置,易引起誤會(huì),為了減少維護(hù)費(fèi)用,應(yīng)用0歐電阻代替跳線等焊在板子上.

空置跳線在高頻時(shí)相當(dāng)于天線,用貼片電阻效果好.

*其他用途*

布線時(shí)跨線，調(diào)試/測(cè)試用臨時(shí)取代其他貼片器件 ，作為溫度補(bǔ)償器件

 用好去耦電容。好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì) 40MHz以上的噪聲幾乎不起作用。

1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。

去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算；即10MHz取0.1uf，對(duì)微控制器構(gòu)成的系統(tǒng)，取0.1~0.01uf之間都可以。

3、 降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。

(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

(2) 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

(3) 盡量為繼電器等提供某種形式的阻尼。

(4) 使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。

(5) 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地(6) 用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短。

（7）I/O驅(qū)動(dòng)電路盡量靠近印刷板邊，讓其盡快離開(kāi)印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。