基于ADS1278的高精度微應(yīng)變信號采集系統(tǒng)

摘要：以24位工業(yè)模數(shù)轉(zhuǎn)換器AD51278為核心，設(shè)計了一個高精度微應(yīng)變信號采集系統(tǒng)，給出對應(yīng)的前端調(diào)理電路和數(shù)字采集模塊等。模擬測試結(jié)果顯示，該系統(tǒng)方案可行，可有效采集微應(yīng)變信號，已成功應(yīng)用于橋梁振動檢測等產(chǎn)品。

微應(yīng)變信號采集是橋梁振動監(jiān)測、動態(tài)應(yīng)變測量和壓力測量等設(shè)備設(shè)計的重點。為實現(xiàn)微應(yīng)變信號的高精度采集，本文基于德州儀器公司的24位高精度工業(yè)模擬-數(shù)字轉(zhuǎn)換器ADS1278，設(shè)計了一個高精度微應(yīng)變信號采集系統(tǒng)，并給出對應(yīng)的前端調(diào)理電路和數(shù)字采集模塊。測試結(jié)果顯示，該系統(tǒng)能有效采集微應(yīng)變信號。

1 ADS1278簡介

1.1 ADS1278特點

ADS1278內(nèi)部集成有多個獨立的高階斬波穩(wěn)定調(diào)制器、FIR數(shù)字濾波器、輸入多路復(fù)用器等功能。可通過內(nèi)部控制寄存器的不同配置得到不同的A/D采樣速率、采樣模式、A/D轉(zhuǎn)換精度等，支持高速、高精度、低功耗、低速等4種工作模式。ADS1278可以通過設(shè)置相應(yīng)的輸入/輸出引腳選擇工作模式，不需寄存器編程。其數(shù)據(jù)輸出可選同步或SPI串行接口，便于連接到FPGA、DSP及微控制器，適用于對性能、功耗要求高、模擬通道要求多的數(shù)據(jù)采集系統(tǒng)，如橋梁振動分析、動態(tài)應(yīng)變測量及壓力測量設(shè)備等。

ADS1278的主要性能有：8通道同時采樣測量，高達128 kSPS的數(shù)據(jù)傳輸速率，線性相位數(shù)字濾波器，SPT或幀同步串行接口，62 kHz帶寬，111 dB信噪比(高分辨率模式)以及高達108 dB的總諧波失真(THD)等。

1.2 ADS1278工作原理

如圖1所示為ADS1278內(nèi)部結(jié)構(gòu)框圖，主要由8個獨立的ADC并行實現(xiàn)8通道輸入信號的數(shù)字化，每個ADC由先進的6階斬波△-∑調(diào)制器，后接低紋波、線性相位的有限沖積響應(yīng)(FIR)數(shù)字濾波器構(gòu)成。調(diào)制器檢測差分輸入信號VIN=(AINP-AINN)，并與差分參考電壓VREF=(VREFP-VREFN)相比較得到一個1秒密度的位流輸出，輸出的位流經(jīng)內(nèi)部的數(shù)字濾波器濾波后得到一個低噪聲的數(shù)字輸出。工作時，調(diào)制器以高速采樣輸入信號(典型值輸出數(shù)據(jù)率的64倍)，其產(chǎn)生的量化噪聲被移入高頻帶，由內(nèi)部的數(shù)字濾波器濾除。調(diào)制器的過采樣倍率與工作模式有關(guān)，分別可取64倍(高速、低速、低功耗模式)或128倍(高精度模式)。數(shù)字濾波器可對截止頻率外的信號衰減100 dB以上，使信號導(dǎo)通帶寬在90%的奈奎斯特頻率時紋波低于0.005 dB。

1.3 ADS1278接口特性

如圖1所示，ADS1278轉(zhuǎn)換后的數(shù)據(jù)輸出采用串行接口，可采用SPI和幀同步兩種接口協(xié)議。對應(yīng)SPI和幀同步接口協(xié)議，轉(zhuǎn)換后的數(shù)據(jù)分別通過獨立的DOUT引腳以并行數(shù)據(jù)形式(離散模式)移位輸出或通過一個共同的引腳DOUT1(TDM模式)移位輸出，協(xié)議和數(shù)據(jù)輸出格式的選擇由FORMAT[2：0]引腳的輸入狀態(tài)確定。

2 以ADS1278為核心的高精度采樣電路

2.1 設(shè)計框圖

采樣電路總體設(shè)計框圖如圖2所示。其中，前端調(diào)理電路實現(xiàn)對輸入信號VIN的濾波、放大;ADS1278對經(jīng)濾波、放大的信號實現(xiàn)AD轉(zhuǎn)換;通過FPGA的引腳電平選擇實現(xiàn)對ADS1278數(shù)據(jù)輸出的接口類型、接口協(xié)議、掉電控制、輸出格式、工作模式、主時鐘、數(shù)據(jù)串口傳輸時鐘等配置，并完成數(shù)據(jù)采集與傳輸;ARM處理器Cortex—A8主要實現(xiàn)對所采集來的數(shù)據(jù)進行分析處理。

2.2 前端調(diào)理電路

ADS1278的前端調(diào)理電路如圖3所示。采用共模濾波器ZJYS51R5-2P TDK和可編程增益放大器PGA280AIPW對輸入信號VIN進行濾波及放大，其中

、SCLK、SDI可以與FPGA相應(yīng)輸入輸出端口連接，通過FPGA的配置實現(xiàn)對輸入信號1/8～128(1/8，1/4，1/2，1，2，4，8，…，128)的放大倍數(shù)。

2.3 數(shù)字采集模塊

如圖2所示，ADS1278接收差分模擬信號，輸入信號接到引腳AINP、AINN，AINP為正信號輸入端，AINN為負信號輸入端。數(shù)字地(DGND)與模擬地(AGND)分開布局，然后在ADS1278上通過一個共地點來連接DGND和AGND引腳。

FPGA的IO_1(IO/LVDS23p)與ADS1278的掉電控制端口

相連接，將IO_1拉低，屏蔽各通道的掉電控制功能。

ADS1278與EP1C12Q240C8之間采用SPI接口實現(xiàn)數(shù)據(jù)交換，以補碼形式輸出24位數(shù)據(jù)，正的滿刻度輸入時，輸出數(shù)據(jù)編碼為7FFFFFH;負的滿刻度輸入時，輸出數(shù)據(jù)編碼為800000H。MODE[1：0]=01。設(shè)置成高精度工作模式。TEST[1：0]=00，設(shè)置ADS1278處于正常工作模式。

ADS1278的

作為就緒狀態(tài)查詢信號，DOUT1引腳接FPGA的IO_13(IO/LVDS20n)，用來接收ADS1278轉(zhuǎn)換后的串行輸出數(shù)據(jù)。 ADS1278無需啟動信號，只要通電即開始轉(zhuǎn)換，可在任何需要的時候通過查詢

引腳為低電平時取走數(shù)據(jù)。在SPI串行時鐘SCLK的時序下，F(xiàn)PGA從ADS1278的DOUT1引腳一位一位地讀取，并首先存儲在SRAM1芯片。當SRAM1存儲滿數(shù)據(jù)，F(xiàn)PGA內(nèi)部總線允許ARM處理器取走數(shù)據(jù);與此同時，F(xiàn)PGA繼續(xù)從ADS1278的DOUT1引腳一位一位地讀取，而數(shù)據(jù)存儲在SRAM2芯片上;當SRAM2芯片存儲滿數(shù)據(jù)時，ARM處理器轉(zhuǎn)而從SRA M2通過FPGA總線取走數(shù)據(jù)，FPGA繼而又把從ADS1278讀取來的數(shù)據(jù)存儲在SRAM1……，如此周而復(fù)始，實現(xiàn)數(shù)據(jù)流不間斷、無縫傳輸。即所謂的雙RAM乒乓數(shù)據(jù)存儲原理。

3 測試結(jié)果

如圖4所示，輸入信號為1/4橋電路的差分微應(yīng)變模擬信號，其中，R1為應(yīng)變片等效電阻，R2=R3=R4=120 Ω，均為精度達千分之一的精密電阻，保證能檢測到應(yīng)變片產(chǎn)生微變時所引起的信號。當應(yīng)變片無形變時，R1的理論阻值為120 Ω，電橋處于平衡狀態(tài);當應(yīng)變片發(fā)生形變時，電橋失衡，產(chǎn)生差分微應(yīng)變模擬信號VIN，其值如下

為校驗所設(shè)計采集系統(tǒng)的可行性，我們使應(yīng)變片先后在53、63、76、86、104秒時發(fā)生不同程度的形變，理論計算得到的電橋輸出電壓約為2×10-3、4×10-3，圖5則是上述采樣系統(tǒng)的實測輸出。可見，該系統(tǒng)以高精度模數(shù)轉(zhuǎn)換器ADS1278為核心，可實現(xiàn)對應(yīng)變片發(fā)生微小形變所產(chǎn)生信號的精確轉(zhuǎn)換和采集，具有非常高的精度。

4 結(jié)束語

ADS1278是基于△-∑技術(shù)的高精度高性能的工業(yè)級模數(shù)轉(zhuǎn)換器，具有眾多優(yōu)點，經(jīng)過合理的設(shè)計，可應(yīng)用于對性能、精度要求高、模擬通道要求多的各種數(shù)據(jù)采集系統(tǒng)。本文以ADS1278為核心設(shè)計的微應(yīng)變信號采集電路，已成功應(yīng)用于橋梁振動檢測等產(chǎn)品。