基于TMS320DM642的MPEG4編碼器的設計與實現(xiàn)

1 引 言

近年來，隨著網(wǎng)絡和多媒體技術的發(fā)展，視頻信息通信的重要性和需求急劇增長，而其中的關鍵就在于視頻壓縮編碼技術的應用。文獻[1]曾提出了一種基于TMS320DM642 DSP的視頻編碼方案，實現(xiàn)了H.264算法。同H.264相比，MPEG4具有軟硬件開發(fā)成本低和更容易實現(xiàn)的優(yōu)勢，是目前視頻編碼應用的主流。本文提出了一種基于TMS320DM642 DSP的MPEG4視頻編碼器的實現(xiàn)方法，該方案可用于遠程視頻監(jiān)控、視頻會議等諸多領域。

MPEG4是由國際運動圖像專家組(MPEG)開發(fā)制定的國際通用視頻壓縮編碼標準，目前已經(jīng)發(fā)展成為可適應不同傳輸帶寬、可用最少的數(shù)據(jù)來獲得最佳質(zhì)量圖像的高效壓縮算法和工具。MPEG采用了DCT、量化、熵編碼等算法，通過對形狀、運動、紋理等信息的分析，消除圖像數(shù)據(jù)在時間和空間上的相關性，具有高效壓縮性及普遍適用性等獨特優(yōu)勢，為視頻信息高效存儲、傳輸提供了方便。

MPEG4為不同的應用對應的碼率、分辨率、質(zhì)量和服務定義了編碼器和碼流的不同框架和級別，其中的簡單框架提供了對矩形視頻對象的編碼功能。本文所實現(xiàn)的就是MPEG4視頻編碼算法的簡單框架。

2 MPEG4編碼器硬件平臺

實現(xiàn)MPEG4編碼器的硬件平臺以TMS320DM642DSP為核心，并配合以適當?shù)耐獠看鎯ζ鱏DRAM，F(xiàn)LASH等外圍設備。

2.1 TMS320DM642特性

TMS320DM642是TI為多媒體應用而開發(fā)的基于C64x內(nèi)核的高性能定點數(shù)字信號處理器，時鐘頻率600 MHz，最高處理能力可達4 800 MIPS。DM642具有C6000系列DSP的公共定點指令集，增加了多媒體擴展指令，可以更加方便快速地執(zhí)行圖像處理中的算法。DM642的這些特點，使其非常適合于視頻圖像處理，是實現(xiàn)MPEG4視頻編碼器的理想硬件平臺。

2.2 硬件系統(tǒng)結(jié)構(gòu)

編碼器的硬件平臺如圖1所示，圖中DM642作為整個系統(tǒng)的核心，對視頻數(shù)據(jù)進行高速處理，完成MPEG4編碼算法；可編程視頻格式轉(zhuǎn)換電路將輸入的原始視頻數(shù)據(jù)進行預處理，轉(zhuǎn)換成編碼器可接受的視頻格式的數(shù)字信號；E2PROM和FLASH用來固化應用程序和初始化參數(shù)，SDRAM作為片外存儲器，在編碼過程中存儲待處理的視頻數(shù)據(jù)，以上三者通過EMIF總線與DM642連接；通過JTAG接口，利用CCS，可方便地實現(xiàn)系統(tǒng)軟硬件仿真與調(diào)試；實時時鐘為數(shù)字視頻提供實時時間基準信息。

3 MPEG4編碼器的軟件實現(xiàn)和優(yōu)化

3.1 MPEG4的軟件實現(xiàn)

MPEG4是一個開放的框架標準，并沒有規(guī)定具體的算法和程序，用戶可根據(jù)需要自行開發(fā)代碼，我們采用了XVID 1.1.0開放源碼來實現(xiàn)MPEG4編碼器。XVID代碼實現(xiàn)了MPEG4的簡單框架算法，不需要形狀編碼，只對I-VOP和P-VOP進行編碼。但XVID是針對PC機應用而設計開發(fā)的，要將他移植到DSP中，必須對代碼進行分析，結(jié)合DSP的指令結(jié)構(gòu)和特點進行修改。

XVID代碼實現(xiàn)的MPEG4編碼器，以原始視頻數(shù)據(jù)中的每一幀作為一個視頻對象，首先判斷是I幀還是P幀，I幀需要對整幀圖像數(shù)據(jù)進行編碼存儲，P幀則進行運動估計和補償，只編碼當前幀與參考幀之間的圖像殘差和運動矢量。每幀數(shù)據(jù)都被分為16×16宏塊，每個宏塊又分為8×8子塊，在宏塊和子塊的基礎上進行DCT、量化、VLC編碼。基于不高的圖像質(zhì)量需求，我們減化了XVID的某些功能，如GMC(全局運動補償)、RVLC等，減少了代碼運算量，降低了復雜度。

3.2 代碼優(yōu)化

為提高代碼執(zhí)行效率，必須結(jié)合DSP的特點對代碼進行優(yōu)化，優(yōu)化主要分為3個層次：

3.2.1 項目級優(yōu)化

TI提供了功能強大的集成開發(fā)環(huán)境CCS，包含了各種高效的編譯工具，在代碼編譯過程中，通過使用編譯器提供的編譯選項(如-o3和-pm等)，編譯器可自動改善代碼結(jié)構(gòu)，減少代碼中指令的相關性，通過軟件流水等方法，提高指令并行性，改善循環(huán)性能，并可以優(yōu)化代碼的尺寸。

3.2.2 C語言程序級優(yōu)化

通過使用CCS中的profile工具，對C代碼進行評估，找出運算量最大的程序段，如DCT、量化、運動估計等，這部分代碼的優(yōu)化對提高編碼器性能有顯著影響，我們采用了以下C程序級優(yōu)化方法：

(1) 使用C6000 DSP特有的關鍵字和內(nèi)聯(lián)函數(shù)來改寫C代碼，如使用關鍵字restrict可消除數(shù)據(jù)間的相關性以提高代碼并行執(zhí)行能力，而使用內(nèi)聯(lián)函數(shù)(如_add2()，nassert())可快速優(yōu)化C代碼，作為直接映射為內(nèi)聯(lián)C6000指令的特殊函數(shù)，可提高代碼在DSP中的執(zhí)行效率。

(2) 使用整型訪問短型數(shù)據(jù)，使用32位整型一次訪問2個16位短型數(shù)據(jù)，分別存放在32位寄存器的高、低16位字段，可減少對內(nèi)存的訪問次數(shù)，將程序讀取數(shù)據(jù)的效率提高一倍，再使用能同時對2個寄存器對應高低16位進行操作的內(nèi)聯(lián)函數(shù)，如add2()；mpy2()等，可大大提高代碼執(zhí)行效率。

(3) 采用循環(huán)展開的方法，將多循環(huán)變?yōu)樯傺h(huán)甚至單循環(huán)，減少循環(huán)嵌套，消除冗余循環(huán)，可以提高指令并行執(zhí)行的程度。

(4) DSP沒有專門的硬件除法運算單元，除法都用連續(xù)減法實現(xiàn)，運算量比較大，所以要盡量減少除法運算，不能減少的除法用移位運算來實現(xiàn)，可減少運算耗時。

(5)使用TI圖像庫函數(shù)。TI提供了功能強大的IM-AGE庫支持，包括了很多圖像處理常用函數(shù)，如8×8子塊的DCT變換(IMG_fdct_8×8)、SAD計算(IMG_sad_8×8)，這些函數(shù)都是優(yōu)化過的，代碼效率很高，可直接應用到程序中。

3.2.3 匯編程序級優(yōu)化

線性匯編語言是C6000系列DSP所特有的一種編程語言，類似匯編，但不需要給出指令使用的功能單元、寄存器、并行性等細節(jié)信息，匯編優(yōu)化器可根據(jù)代碼情況自動確定。我們將代碼中運算量大、調(diào)用頻率高的關鍵部分用線性匯編進行了改寫，如量化、DCT、SAD等模塊，進一步優(yōu)化了循環(huán)迭代、提高了指令的并行性效果。表2給出了改寫前后幾個函數(shù)模塊程序?qū)?幀foreman.qcif測試序列編碼時消耗的時鐘周期數(shù)對比。

3.3 存儲空間的配置

DSP的片上存儲空間有限，編碼器要處理的大量視頻數(shù)據(jù)(包括當前幀和參考幀等圖像)必須放在片外，而CPU訪問片外的速度要比訪問片內(nèi)慢很多。利用DM642的EDMA功能，CPU對前一幀數(shù)據(jù)編碼的同時，通過ED-MA通道提前將片外的數(shù)據(jù)搬移到片上內(nèi)存，二者并行工作，提高了數(shù)據(jù)由片外傳輸至片內(nèi)的效率，可減少CPU等待時間。

3.4 實驗結(jié)果

使用編碼器對標準qcif格式(176×144)測試序列進行編碼來測試編碼器性能，其中news序列300幀，suzie序列150幀，foreman序列400幀，通過TI的集成開發(fā)環(huán)境CCS 2.0進行硬件仿真實驗，在設定碼率為100 b／s的條件下，結(jié)果如表3所示。

通過分析測試序列編碼結(jié)果，編碼器的編碼速率達到25 fps以上，可以滿足實時編碼的要求。在傳輸碼率降低的情況下，編碼速率還可以進一步提高。從編碼結(jié)果可以發(fā)現(xiàn)，不同測試序列編碼前后的壓縮比不同，這是由于測試序列圖像的運動情況、背景變換造成的，如suzie序列背景單一，運動緩和，壓縮比較高，而news序列由于背景不斷變換，壓縮比就相對較低。通過對比編碼前和編碼后解碼得到的圖像，畫面無失真現(xiàn)象，圖像質(zhì)量并沒有明顯下降。

4 結(jié) 語

本文探討了MPEG4編碼器在DM642上的實現(xiàn)方案和優(yōu)化的方法，實現(xiàn)了MPEG4編碼的簡單框架算法。實驗結(jié)果表明，本文所提出的方案具有較高的易實現(xiàn)性和實用性，增加和改進的代碼優(yōu)化方法是有效的，性能測試獲得了滿意的效果。在此基礎上，我們還可進一步對實現(xiàn)MPEG4高級框架和代碼優(yōu)化方法的改進，進行更深入地研究，以滿足更高的應用要求。