當前位置:首頁 > EDA > 電子設計自動化
[導讀]介紹了基于CPLD的異步串行收發(fā)器的設計方案,著重敘述了用混合輸入(包括原理圖和VHDL)實現(xiàn)該設計的思想,闡述了在系統(tǒng)可編程(ISP)開發(fā)軟件的應用方法與設計流程,并給出了VHDL源文件和仿真波形。

   摘要:介紹了基于CPLD的異步串行收發(fā)器的設計方案,著重敘述了用混合輸入(包括原理圖和VHDL)實現(xiàn)該設計的思想,闡述了在系統(tǒng)可編程(ISP)開發(fā)軟件的應用方法與設計流程,并給出了VHDL源文件和仿真波形。

    關鍵詞:異步串行收發(fā)器;混合輸入;在系統(tǒng)可編程;CPLD;ispLSI1016

傳統(tǒng)數(shù)字系統(tǒng)的設計主要基于標準邏輯器件并采用“Bottom-Up”(自底向上)的方法構成系統(tǒng)。這種“試湊法”設計無固定套路可尋,主要憑借設計者的經驗。所設計的數(shù)字系統(tǒng)雖然不乏構思巧妙者,但往往要用很多標準器件,而且系統(tǒng)布線復雜,體積功耗大,可靠性差,相互交流和查錯修改不便,設計周期也長。隨著電子技術的發(fā)展,采用先進的CPLD ?復雜的可編程邏輯器件?器件取代傳統(tǒng)電路已經成為技術發(fā)展的必然趨勢。Lattice公司的ispLSI是當今世界上速度最快密度最高的CPLD之一。它采用先進的ISP技術,使器件無需拆卸即可在系統(tǒng)內重新配置邏輯功能。數(shù)字系統(tǒng)設計的革命性變化,使得傳統(tǒng)的“固定功能集成塊+連線”的設計方法正逐步退出歷史舞臺,而基于芯片的設計正在成為電子系統(tǒng)設計方法的主流。

    本設計選用Lattice公司生產的ispLSI1016器件,并以“異步串行收發(fā)器”為例,采用現(xiàn)代電路與系統(tǒng)中的設計思想來說明“基于芯片的設計”在實現(xiàn)數(shù)字系統(tǒng)的具體應用方法。這種設計方法不僅可使硬件設計“軟件化”、縮短設計周期、提高效率,而且易于修改和“升級”。

1 異步串行收發(fā)器的工作原理

異步串行收發(fā)器的工作原理主要包括兩部分:第一是接收串行數(shù)據(jù)并將其轉化為并行數(shù)據(jù),第二是把并行數(shù)據(jù)以串行數(shù)據(jù)方式發(fā)送出去。由于接收和發(fā)送是異步的,所以接收部分和發(fā)送部分需要不同的時鐘。

發(fā)送部分的系統(tǒng)工作原理如圖1所示,其中TXD?7?0?是并行數(shù)據(jù)輸入信號,TBITCLK是發(fā)送器時鐘信號,RESETF是發(fā)送器控制模塊內部復位信號,MWDSLF是電平敏感鎖存器使能信號,TRSTF是一位鎖存器模塊復位信號,TXDATA是串行數(shù)據(jù)輸出信號。

當發(fā)送電路工作時,電平敏感鎖存器使能信號(MWDSLF)有效,并行數(shù)據(jù)被送入鎖存器,之后,控制模塊1產生并入串出移位寄存器裝入信號(STLD),以在時鐘信號(TBITCLK)的作用下,將并行數(shù)據(jù)裝入并入串出移位寄存器,然后,控制模塊1再產生并入串出移位寄存器移位信號(STLD),并在時鐘信號(TBITCLK)的作用下,將并行數(shù)據(jù)移出。

    接收部分的系統(tǒng)工作原理如圖2所示,其中RXDATA是串行數(shù)據(jù)輸入信號,RBITCLK是接收器時鐘信號,RE-SETF是接收器控制模塊內部復位信號,MRDSLF為邊沿觸發(fā)鎖存器使能信號,RXD?7:0?是并行數(shù)據(jù)輸出信號,RDRDYF是并行數(shù)據(jù)準備好信號。該部分電路工作時,首先在時鐘信號(RBITCLK)的作用下,串行數(shù)據(jù)(RXDATA)被串入并出移位寄存器轉化為并行數(shù)據(jù);同時,控制模塊2在行計數(shù)控制下,在一幀串行數(shù)據(jù)到并行數(shù)據(jù)轉換完成時,使邊沿觸發(fā)鎖存器使能信號MRDSLF有效;之后,在控制模塊產生的時鐘信號的作用下將并行數(shù)據(jù)鎖存到鎖存器,同時,使并行數(shù)據(jù)準備好信號(RDRDYF)有效。

2 異步串行收發(fā)器的具體實現(xiàn)

硬件電路功能來用Lattice公司的CPLD來實現(xiàn),用ispLEVER3.0 進行軟件設計??衫迷韴D和硬件描述語言VHDL完成源文件的設計。以下對其CPLD流程源文件及仿真波形作以介紹。

2.1 用ispLEVER軟件設計CPLD的流程

Lattice公司新的設計工具ispLEVER可支持isp-MACH、 ispLSI、 ispGDX、 ispGAL、 GAL器件以及具有革新意義的新的ispMACH 5000VG和ispMACH 4000 CPLD器件系列。用ispLEVER設計CPLD的源文件主要有硬件描述語言(VHDL、Verilog HDL和ABLE-HDL)、電路原理圖和網(wǎng)表五種方式。在利用該軟件設計數(shù)字電路與系統(tǒng)時,可采用原理圖、硬件描述語言以及混合輸入方式。本設計將采用混合輸入方式(原理圖與VHDL語言)。用ispLEVER軟件設計CPLD的基本流程如圖3所示。

    2.2 源文件輸入

ispLEVER軟件的系統(tǒng)庫包括3部分:可編程大規(guī)模集成電路庫(pLSI)、通用電路庫(GENERIC)、用戶自己設計的元件庫(Local)。這些庫中又列出了若干子庫,而這些子庫都是以宏來定義的,如門(Gate)、寄存器(Regs)、算術運算器(Ariths)、I/O端口等。

在原理圖輸入方式中,首先應當用這些宏來構成電路符號,然后像邏輯元件那樣畫成原理圖,同時給出它們的連線以及各個輸入輸出緩沖器電路的具體配置。由此構成的宏在原理圖上只是一些方框形的符號,沒有涉及其內部具體邏輯,因而這種宏實際上是一種所謂的頂層原理圖。與頂層原理圖對應的是底層原理圖,頂層原理圖實際上是一種由各種門和觸發(fā)器等基本邏輯器件組成的基本原理圖,可以說它是頂層原理圖的內核。除了直接用基本邏輯器件構成底層原理圖外,還可以用硬件描述語言編寫源文件模塊以作為宏,同時作為一種底層原理圖去充實、支持頂層原理圖。頂層模塊原理圖如圖4所示。

    頂層宏模塊中發(fā)送器部分?TRANSMITTERM_S?的原理圖如圖5所示,電平鎖存器、一位鎖存器模塊以及控制模塊1部分可調用系統(tǒng)庫內的宏模塊,因為這一部分硬件電路已很成熟,而且并不是很復雜。調用庫內宏模塊用相對于硬件描述語言而言,其占用系統(tǒng)資源較少。

圖5中,圓圈部分的并入串出移位寄存器(PS_SHIFTREG)宏模塊可用硬件描述語言(VHDL)進行功能描述。其VHDL源文件如下:

LIBRARY ieee;

USE ieee.std logic 1164.ALL;

entity logic166 is

Port ? A ? In std logic;

B ? In std logic;

C ? In std logic;

CLK ? In std logic;

D ? In std logic;

E ? In std logic;

F ? In std logic;

G ? In std logic;

H ? In std logic;

SER ? In std logic;

STLD ? In std logic;

QH ? Out std logic ?;

end logic166;

architecture BEHAVIORAL of logic166 is

signal t latch? std logic vector?7 downto 0?;

begin

process?STLD,CLK,SER,A,B,C,D,E,F,G,H?

begin

if?CLK'event and CLK=′1′? then

if?STLD=′1′? then

t latch?7?<=A;

t latch?6?<=B;

t latch?5?<=C;

t latch?4?<=D;

t latch?3?<=E;

t latch?2?<=F;

t latch?1?<=G;

t latch?0?<=H;

else

t latch?0?<=t latch?1?;

t latch?1?<=t latch?2?;

t latch?2?<=t latch?3?;

t latch?3?<=t latch?4?;

t latch?4?<=t latch?5?;

t latch?5?<=t latch?6?;

t latch?6?<=t latch?7?;

t latch?7?<=SER;

end if;

end if;

end process

QH<=t latch?0?;

end BEHAVIORAL;

圖5

    頂層宏模塊中接收器部分?RECEIVER_S?的原理圖如圖6所示,邊沿觸發(fā)鎖存器、串入并出移位寄存器以及控制模塊2部分可以調用系統(tǒng)庫內的宏模塊。圖中圓圈部分的計數(shù)器(COUNTER9)宏模塊可用硬件描述語言(VHDL)進行功能描述。VHDL源文件如下:

LIBRARY vanmacro;

USE vanmacro.components.ALL;

LIBRARY ieee;

LIBRARY generics;

USE ieee.std logic 1164.ALL;

USE ieee.numeric std.ALL;

USE generics.components.ALL;

entity counter9 is

Port ? clk ? In std logic;

cao ? Out std logic ?;

end counter9;

architecture behav of counter9 is

signal counter? integer range 0 to 9;

begin

process?clk?

begin

圖6

    if?clk'event and clk=′0′? then

if?counter=9? then

counter<=0;

else

counter<=counter+1;

end if;

end if;

end process;

process?counter?

begin

if?counter=9? then

cao<=′1′;

else

cao<=′0′;

end if;

end process;

end behav;

在上述源文件設計中,控制模塊1和控制模塊2都采用了調用宏模塊的方式。在此設計中,時序控制十分重要,而采用調用宏模塊的原理圖輸入方式能很好的控制延時參數(shù)。如果用硬件描述語言進行時序功能描述,那么經邏輯綜合、優(yōu)化后,其延時參數(shù)有時很難控制。而減小延時參數(shù)需要更多的資源來補償。

    2.3 仿真分析

ispLEVER軟件提供了強大的功能仿真和時序仿真功能,其最高仿真頻率可達36MHz。圖7是接收器部分的仿真波形。預接收的串行數(shù)據(jù)為:“10101110”。而發(fā)送器部分的仿真波形如圖8所示。預發(fā)送的并行數(shù)據(jù)為:TXD0=‘1’,TXD1=‘0’,TXD2=‘1’,TXD3=‘0’,TXD4=‘1’,TXD5=‘1’,TXD6=‘1’,TXD7=‘0’。

3 結論

該設計充分體現(xiàn)了ISP技術的優(yōu)越性,使整個系統(tǒng)無論從最初方案的設計到編寫程序,還是從仿真調試到下載驗證,都顯得相當快捷和方便。采用ISP技術具有流程簡單、無引腳損傷、可實現(xiàn)多功能硬件、并可為測試重構邏輯等優(yōu)點。隨著網(wǎng)絡技術的日益完善,通過網(wǎng)絡來對遠隔萬里的用戶系統(tǒng)進行軟件版本的升級換代,無疑會給廠家與用戶帶來更多方便。該異步串行收發(fā)器接收和發(fā)送的bit數(shù)可根據(jù)具體需要進行相應的改動,而且只需改動底層模塊中的鎖存器、串入并出移位寄存器及并入串出移位寄存器的bit數(shù)和計數(shù)器的大小(控制模塊部分不需改動),然后再經相關軟件的綜合和適配,即可重新下載到具體器件中。該設計中 bit數(shù)選擇8位,完全是出于所選器件的容量考慮。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉