當前位置:首頁 > EDA > 電子設計自動化
1 引言
   
隨著數(shù)字技術的快速發(fā)展,數(shù)字信號處理已深入到各個學科領域。在數(shù)字信號處理中,許多算法如相關、濾波、譜估計、卷積等都可通過轉(zhuǎn)化為離散傅立葉變換(DFT)實現(xiàn),從而為離散信號分析從理論上提供了變換工具。但DFT計算量大,實現(xiàn)困難??焖俑盗⑷~(FFT)的提出,大大減少了計算量,從根本上改變了傅立葉變換的地位,成為數(shù)字信號處理中的核心技術之一,廣泛應用于雷達、觀測、跟蹤、高速圖像處理、保密無線通信和數(shù)字通信等領域。
    目前,硬件實現(xiàn)FFT算法的方案主要有:通用數(shù)字信號處理器(DSP)、FFT專用器件和現(xiàn)場可編程門陣列(FPGA)。DSP具有純軟件實現(xiàn)的靈活性,適用于流程復雜的算法,如通信系統(tǒng)中信道的編譯碼、QAM映射等算法。DSP完成FFT運算需占用大量DSP的運算時間,使整個系統(tǒng)的數(shù)據(jù)吞吐率降低,同時也無法發(fā)揮DSP軟件實現(xiàn)的靈活性。采用FFT專用器件,速度雖能夠達到要求。但其外圍電路復雜,可擴展性差,成本昂貴。隨著FPGA發(fā)展,其資源豐富,易于組織流水和并行結構,將FFT實時性要求與FPGA器件設計的靈活性相結合,實現(xiàn)并行算法與硬件結構的優(yōu)化配置,不僅可以提高處理速度,并且具有靈活性高。開發(fā)費用低、開發(fā)周期短、升級簡單的特點。針對某OFDM系統(tǒng)中FFT運算的實際需要,提出了基于FPGA的設計來實現(xiàn)FFT算法,并以16位長數(shù)據(jù),64點FFT為例,在QuartusⅡ軟件上通過綜合和仿真。


2 FFT原理及算法結構
    FFT是離散傅立葉變換(DFT)的快速算法。對于N點離散的有限長時問序列x(n),其傅里葉變換為:

   

    完成N點的DFT需要N2次復數(shù)乘法和N(N-1)次復數(shù)加法。點數(shù)大時,計算量也大,所以難以實現(xiàn)信號的實時處理。FFT的基本思想是利用旋轉(zhuǎn)因子WN的周期性、對稱性、特殊性以及周期N的可互換性,將長度為N點的序列DFT運算逐次分為較短序列的DFT運算,合并相同項,大大減少了計算量。
    FFT算法分為兩大類:一類是針對N=2的整數(shù)次冪的算法,如基2算法、基4算法、實因子算法和分裂算法等:另一類是N≠2的整數(shù)次冪算法,以winograd為代表的一類算法。硬件實現(xiàn)時,不僅要考慮算法運算量的大小,而且要考慮算法的復雜性和模塊化??刂坪唵巍崿F(xiàn)規(guī)整的算法在硬件系統(tǒng)中要優(yōu)于僅降低運算量的算法?,F(xiàn)有FFT算法的FPGA設計方案基本上都是針對于第一類算法,而第二類算法盡管有其重要的理論價值,但硬件不易實現(xiàn)。由于該設計點數(shù)不是太多,綜合考慮FFT處理器的面積和成本。所以采用按時間抽取的基2快速傅立葉算法(基2DIT-FFT)。
    對于長度為N=2m的序列x(n),其中m是整數(shù),將x(n)按奇偶分成兩組,即令:n=2r和n=2r+1,而r=0,1,…,N/2-1,于是:

   
    所以A(k)和B(k)可完整表示X(k)。依次類推,可一直向前追溯到2點的FFT,這樣整個N點的FFT算法分解成log 2N級運算,每級有N/2個基2碟形運算。圖1是N=8的DIT-FFT運算流圖。

3 FFT處理器的結構設計
    FFT實現(xiàn)的設計方案有順序處理、級聯(lián)處理、并行處理和陣列處理。順序處理每次運算僅用一個蝶形單元,處理方式簡單,運算速度較慢。級聯(lián)處理、并行處理和陣列處理的速度較快,但占用資源較多??紤]到該設計運算點數(shù)較少,因此采用改進的順序處理方案,在原有順序處理的基礎上對FFT處理過程中數(shù)據(jù)傳輸進行控制。使得該結構在繼承原有順序處理電路簡單、占用資源較少優(yōu)點同時又兼有級聯(lián)處理運算速度較快的優(yōu)點。采用自頂向下的方法對處理器模塊化,其結構框圖如圖2所示。


4 模塊設計與綜合仿真
   
整個FFT處理器是由存儲器、蝶形運算單元、旋轉(zhuǎn)因子單元、控制單元和數(shù)據(jù)控制單元組成,各個單元通過控制單元產(chǎn)生的控制和使能信號進行工作。
4.1 蝶形運算單元
   
蝶形運算單元是整個FFT處理單元的重要部分,直接影響整個FFT單元性能。基2時間抽取的蝶形信號流程圖如圖3所示,p和q為數(shù)據(jù)序號,xm(p))和xm(q)是第m級蝶形運算的輸入,xm+1(p)和xm+1(q)是該蝶形運算的輸出,WrN為相應的旋轉(zhuǎn)因子。

   
    由上式看出,一個基2蝶形運算要進行1次復乘、2次復加。為了提高運算速度采用并行運算,采用4個實數(shù)乘法器、3個實數(shù)加法器和3個實數(shù)減法器組成。設輸入數(shù)據(jù):x1=x1_r+jx1_im,x2=2_r+jx2_im,旋轉(zhuǎn)因子為WrN=c-jd,則輸出y1=y1_r+jy1_im和y2=y2_r+jy2_im。實現(xiàn)蝶型運算單元如圖4所示。

    數(shù)據(jù)格式選擇定點16位二進制補碼。設計時必須考慮乘法器速度,將會直接影響整個FFT處理單元的運算速度,該設計的乘法器利用QuartusⅡ開發(fā)軟件中所提供的宏單元生成。乘法器的兩輸入均為16位,輸出32位。因為乘法器中帶有旋轉(zhuǎn)因子項.所以乘法運算后不應改變輸入的幅值即乘法器的輸出仍為16位,因此要對輸出數(shù)據(jù)進行截取,截取其中16位作為加(減)法器的輸入。
4.2 存儲單元
   
在FFT處理單元中存儲器是必不可少的單元,蝶形運算數(shù)據(jù)的輸入輸出和中間結果的存儲都要經(jīng)過存儲器,因此它們的頻繁讀寫操作對整個FFT處理速度影響較大。圖2中存儲器A和存儲器B由RAM和狀態(tài)機組成,各自分別具有數(shù)據(jù)總線、地址總線和觸發(fā)時鐘。存儲器A接收外部輸入數(shù)據(jù),存儲器B是中間結果單元,除第一級蝶形運算外每級數(shù)據(jù)的輸入輸出均經(jīng)過該存儲器。在兩塊存儲器和蝶形運算模塊之間加入兩個數(shù)據(jù)控制器配合工作,可以在寫入上一組中間結果的同時讀取下一組蝶形運算數(shù)據(jù),從而提高FFT的處理速度。
4.3 旋轉(zhuǎn)因子單元
   
旋轉(zhuǎn)因子單元是用于存儲FFT運算所需的旋轉(zhuǎn)因子WrN=exp(-j2πr/N)。在Matlab中旋轉(zhuǎn)因子分為實部和虛部產(chǎn)生,由于它們是小于1的小數(shù),故在設計中需將其定點化。其過程是將旋轉(zhuǎn)因子擴大214倍。取整數(shù)部分轉(zhuǎn)化為16位定點數(shù),以.hex文件格式保存,利用QuartusⅡ軟件的Megawizard工具設計。ROM,并將.hex文件同化在其中。根據(jù)旋轉(zhuǎn)因子的對稱性和周期性,在利用ROM存儲旋轉(zhuǎn)因子時,可以只存儲旋轉(zhuǎn)因子表的一部分,通過地址的改變查詢出每級蝶形運算所需的旋轉(zhuǎn)因子。
4.4 控制單元 
   
控制單元用于協(xié)調(diào)驅(qū)動各模塊,在FFT運算中具有關鍵作用。存儲器A、旋轉(zhuǎn)因子單元及數(shù)據(jù)控制器的讀信號,存儲器B的讀寫信號都是由控制單元產(chǎn)生??刂茊卧ㄟ^一個有限狀態(tài)機(FSM)實現(xiàn),使用兩個內(nèi)部計數(shù)器控制狀態(tài)機的翻轉(zhuǎn)??刂茊卧哂袉为毜妮斎霑r鐘,可產(chǎn)生相應的控制信號。
4.5 綜合仿真
   
選用Altera公司的QuartusⅡ軟件作為開發(fā)平臺,以Stratix系列中的EP1S25型FPGA為核心器件,采用白頂向下的設計思路和VHDL語言,實現(xiàn)對各個模塊單元的設計、綜合和仿真。為了簡化設計,只在數(shù)據(jù)輸入時鐘下輸入了一組64個復數(shù),其余輸入設為0,并且實部和虛部都限定在±l,±2,±3,±4,e5之內(nèi)。為防止溢出先將輸入數(shù)據(jù)乘以一定比例因子2-9,再乘以2 15轉(zhuǎn)化為十六進制數(shù)。輸出的結果如圖5所示。需要注意的是:仿真結果乘以2 -6后才是實際結果。將仿真結果與Matlab計算的結果相比較,數(shù)據(jù)基本一致,說明了設計正確,其誤差主要來源于數(shù)據(jù)的截取和旋轉(zhuǎn)因子的近似。

5 結束語
    FFT算法是數(shù)字信號處理中一種重要運算,廣泛應用于雷達、觀測、跟蹤、高速圖像處理、保密無線通信和數(shù)字通信等領域。這里討論了一種基于FPGA的64點FFT處理器的設計方案,輸入數(shù)據(jù)的實部和虛部均以16位二進制數(shù)表示,采用基2DIT-FFT算法,以Altera公司的QuartusⅡ軟件為開發(fā)平臺對處理器各個的模塊進行設計,在Stratix系列中的EP1S25型FPGA通過了綜合和仿真,運算結果正確。采用FPGA實現(xiàn)FFT算法在體積、速度、靈活性等方面都具有優(yōu)越性。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉