當(dāng)前位置:首頁 > EDA > 電子設(shè)計(jì)自動化
[導(dǎo)讀]  1 概述   JPEG2000[1,2]是新的靜止圖像壓縮標(biāo)準(zhǔn),它具有的多種特性使得它有著廣泛的應(yīng)用前景。目前為止,JPEG2000的解決方案比較少,并且其中的絕大部分是軟件解決方案:Jasper[3]軟件是經(jīng)IEC JTC1/SC29/WG1小

  1 概述

  JPEG2000[1,2]是新的靜止圖像壓縮標(biāo)準(zhǔn),它具有的多種特性使得它有著廣泛的應(yīng)用前景。目前為止,JPEG2000的解決方案比較少,并且其中的絕大部分是軟件解決方案:Jasper[3]軟件是經(jīng)IEC JTC1/SC29/WG1小組推薦使用的實(shí)現(xiàn)JPEG2000的為數(shù)不多的軟件之一。

  由于軟件實(shí)現(xiàn)JPEG2000的時(shí)間開銷比較大,因此,JPEG2000編碼系統(tǒng)很難應(yīng)用于實(shí)際系統(tǒng)中;硬件解決方案由于處理速度大大提高,因而用硬件實(shí)現(xiàn)JPEG2000具有廣泛的市場前景。但是,JPEG2000算法復(fù)雜,完全用硬件實(shí)現(xiàn)比較困難;然而使用硬件實(shí)現(xiàn)JPEG2000中的某些模塊,相對而言就比較容易實(shí)現(xiàn),同時(shí)也能大大提高編碼效率。

  圖1為JPEG2000的幾個(gè)基本模塊。文獻(xiàn)[4]指出,軟件處理中,圖1中的算術(shù)編碼模塊的時(shí)間開銷占據(jù)了整個(gè)軟件時(shí)間開銷的40%左右,若使用硬件實(shí)現(xiàn)算術(shù)編碼模塊必然能大大提高編碼速度,對于提高JPEG2000的編碼速度有著重要的意義。

  2 Q-Coder算術(shù)編碼器原理

  Q-coder算術(shù)編碼是一種特殊的高效自適應(yīng)二進(jìn)制算術(shù)編碼器。其輸入是成對待編碼數(shù)據(jù)D(DATA)以及上下文CX(CONTEXT),數(shù)據(jù)D和上下文CX是由比特平臺(bit plane)[1]產(chǎn)生的;輸出則是壓縮數(shù)據(jù)CD(COMPRESSED DATA)。在JPEG2000中,上下文指D周圍8個(gè)相鄰比特的狀態(tài),這些狀態(tài)被特定的規(guī)則劃分為19類,稱為19種上下文。每種上下文都包含兩部分內(nèi)容,一部分選擇了對數(shù)據(jù)D編碼時(shí)使用的概率估計(jì)值對應(yīng)的索引,另一部分決定了當(dāng)前大概率符號所代表的符號,這兩部分內(nèi)容將在編碼后被更新。

  2.1 區(qū)間的遞歸劃分

  概率區(qū)間的遞歸劃分是二進(jìn)制算術(shù)編碼的基礎(chǔ)。每執(zhí)行一次二元判定,當(dāng)前概率區(qū)間就被劃分成為兩個(gè)子區(qū)間,并在必要的時(shí)候修改輸出碼流,使之指向該符號所在的概率子區(qū)間的下界。

  在區(qū)間劃分時(shí),小概率符號的子區(qū)間和大概率符號的子區(qū)間這樣排序:通常取靠近0的區(qū)間作為MPS的子區(qū)間,因此,若編碼的是MPS,則應(yīng)向輸出碼流中加入LPS子區(qū)間的長度。這種約定要求把編碼的符號區(qū)別為LPS或MPS,而不是0或者1。因此在對一次二元判定編碼時(shí),必須知道該判定的LPS子區(qū)間的長度和MPS的含義。

  2.2 編碼約定和近似計(jì)算

  Q-coder算術(shù)編碼器設(shè)置兩個(gè)寄存器:一個(gè)是概率區(qū)間寬度寄存器A,用于存放子區(qū)間的寬度,另一個(gè)是碼字寄存器C,用來表示概率區(qū)間的下限。編碼過程使用固定精度的整數(shù)運(yùn)算和小數(shù)的整型表示形式,即X‘8000’代表十進(jìn)制小數(shù)0.75。概率區(qū)間A的范圍是,并且當(dāng)A的整型值小于X‘8000’時(shí),把A翻倍,即把A限制在十進(jìn)制范圍0.75–1.5之間,這個(gè)“翻倍”過程稱為重整化。當(dāng)A進(jìn)行重整化時(shí),C也必須同時(shí)翻倍。為了防止寄存器C發(fā)生上溢,每隔一段時(shí)間,應(yīng)將寄存器C的高位部分移出并送至另外的寄存器中。

  將A限制在十進(jìn)制范圍0.75~1.5之間,概率區(qū)間的劃分可以使用簡單的算術(shù)近似方法。如果LPS當(dāng)前的概率估計(jì)值是,則子區(qū)間的精確計(jì)算如下進(jìn)行:

  3 算術(shù)編碼器的實(shí)現(xiàn)

  3.1 算術(shù)編碼流程

  所有的設(shè)計(jì)都是用Verilog硬件描述語言編寫的,由上述描述可知,算術(shù)編碼器的輸出不僅和當(dāng)前狀態(tài)有關(guān),而且和輸入也相關(guān),所以本文選擇Mearly有限狀態(tài)機(jī)[5]來描述復(fù)雜的控制模塊。整個(gè)設(shè)計(jì)的主有限狀態(tài)機(jī)如圖2所示。

圖2 算術(shù)編碼主有限狀態(tài)機(jī)

  3.2 模塊設(shè)計(jì)

  duram是雙口sram作為片內(nèi)存儲單元存儲輸入的數(shù)據(jù),當(dāng)采用FPGA進(jìn)行驗(yàn)證時(shí),直接調(diào)用Altera公司的宏功能塊即可;ari_core是實(shí)現(xiàn)算術(shù)編碼的運(yùn)算處理單元,包含一個(gè)存儲概率估值和當(dāng)前MPS符號的表以及LPS和MPS編碼子程序;模塊control是數(shù)據(jù)流控制單元,用于組織片內(nèi)存儲單元duram和運(yùn)算處理單元ari_core以及片外sram的數(shù)據(jù)交換。模塊control是整個(gè)設(shè)計(jì)的控制單元,負(fù)責(zé)調(diào)度以上各個(gè)模塊,產(chǎn)生控制和聯(lián)絡(luò)信號以及地址信號。模塊結(jié)構(gòu)原理如圖3所示。 

                                

  3.3 電路驗(yàn)證

  將布局布線后生成的文件下載到自行設(shè)計(jì)的一塊FPGA的PCI開發(fā)板里進(jìn)行驗(yàn)證,如圖4所示。板上是一片Altera cyclone系列FPGA ep1c12qfp240,該FPGA含有約25萬邏輯門、30KB內(nèi)部RAM。PCI接口控制邏輯也是在FPGA中實(shí)現(xiàn)[6~8],然后編寫PCI驅(qū)動程序和應(yīng)用程序,先由Jasper軟件處理,抽取軟件中量化模塊處理后的數(shù)據(jù),輸入FPGA中進(jìn)行處理,再將數(shù)據(jù)返回給軟件中的下一模塊,驗(yàn)證本文設(shè)計(jì)的算術(shù)編碼IP核的正確性,并計(jì)算處理時(shí)間。


  4 實(shí)驗(yàn)結(jié)果與分析

  (1)將Verilog源程序在QuartusⅡ軟件中綜合后,得到的參數(shù)如下:

1)器件名稱:EP20K200efc484-2x;
2)FPGA時(shí)鐘最高頻率:45.18MHz;
3)Total logic elements:3660/8320 (44%)。

  (2)功能驗(yàn)證。目前,只有JBIG[8]標(biāo)準(zhǔn)中有驗(yàn)證算術(shù)編碼器編碼正確性的測試向量,因此該測試向量被用以測試本文設(shè)計(jì)IP核的正確性。需要說明的是:JBIG標(biāo)準(zhǔn)中的算術(shù)編碼器會產(chǎn)生“FF AC”標(biāo)志位[8],而JPEG2000中的MQ-Coder算術(shù)編碼器并不產(chǎn)生該標(biāo)志位[1]。

  將JBIG中的測試向量作為輸入,經(jīng)過本文設(shè)計(jì)的算術(shù)編碼IP核處理后的結(jié)果如圖5所示,由圖5可知本文設(shè)計(jì)的算術(shù)編碼IP核完全正確。

  

  (3)由概述可知,Jasper軟件具有一定的權(quán)威性,因此在實(shí)驗(yàn)中被使用。表1列出了對于同一個(gè)圖像文件,Jasper軟件中算術(shù)編碼模塊執(zhí)行所需的時(shí)間和本文設(shè)計(jì)的算術(shù)編碼IP核執(zhí)行所需的時(shí)間以及兩者時(shí)間之比。

  5 結(jié)論

  本文提出的一種實(shí)現(xiàn)算術(shù)編碼的集成電路IP核,經(jīng)過仿真和FPGA驗(yàn)證,能夠符合JPEG2000標(biāo)準(zhǔn),仿真結(jié)果表明,在相同的條件下,該IP核編碼所需時(shí)間僅約為軟件編碼所需時(shí)間的40%,從而大大提高了算術(shù)編碼的效率,使得將來其應(yīng)用于實(shí)時(shí)處理系統(tǒng)成為可能;并且將來可以定制所需的ASIC電路,用于新一代數(shù)字照相機(jī)等具有廣泛市場前景的項(xiàng)目。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉