在40G/100G 應(yīng)用中使用10-Gbps收發(fā)器

  本白皮書介紹向100G 接口過渡的關(guān)鍵推動力量，以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備。Stratix IV 器件提供的資源是前所未有的，例如邏輯、片內(nèi)存儲器和DSP 模塊等，是唯一支持需要10G 收發(fā)器數(shù)據(jù)速率40G/100G 設(shè)計的FPGA 系列，其優(yōu)異的低抖動性能滿足了高速設(shè)計的需求。
引言
  隨著技術(shù)的進步，最新一代FPGA 提高了帶寬，收發(fā)器數(shù)量越來越多，可以在單個器件中實現(xiàn)多種協(xié)議標準。FPGA 能夠滿足高速數(shù)據(jù)速率和帶寬要求，新的目標市場定位在電信設(shè)備生產(chǎn)商上，這些生產(chǎn)商主要為40G 和100G 以太網(wǎng)(GbE) 開發(fā)新一代橋接應(yīng)用和交換解決方案。
  本白皮書介紹向100G 接口過渡的關(guān)鍵推動力量，以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。該協(xié)議的標準化進展對于其實現(xiàn)非常重要，使其最終能夠降低關(guān)鍵昂貴元件的成本，以高性價比方式實現(xiàn)量產(chǎn)。符合公共接口標準有助于簡化體系結(jié)構(gòu)和器件工作。以太網(wǎng)10/100/1000 Mbps 和10 Gbps 接口定義已經(jīng)完善，目前的標準處于10 Gbps 以上接口的起草階段。
  數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備( 這包括光纖通道、Infiniband 和SONET 等橋接和數(shù)據(jù)匯集等應(yīng)用)。LAN 速率提高到千兆位，性價比最好的網(wǎng)絡(luò)采用以太網(wǎng)作為主要的數(shù)據(jù)鏈路協(xié)議，具體實現(xiàn)由ASSP 和FPGA 完成。但是，當LAN、SAN 和MAN 速率超過10G 之后，高性價比的網(wǎng)絡(luò)采用了多種數(shù)據(jù)鏈路協(xié)議，必須使用多種ASSP，或者
FPGA 作為橋接器件來提供高性價比解決方案。
滿足40G/100G 需求
  FPGA 經(jīng)歷了幾個工藝代的發(fā)展，滿足了40/100G 的需求，如圖1 所示。在130-nm 工藝節(jié)點，F(xiàn)PGA 僅支持3.125 Gbps，而現(xiàn)在的40-nm 工藝節(jié)點能夠支持10 Gbps 以上的數(shù)據(jù)速率。

圖1. 工藝節(jié)點代
在40G/100G 應(yīng)用中使用10-Gbps 收發(fā)器Altera 公司
2
  Altera® Stratix® IV GX FPGA有32個嵌入式收發(fā)器，支持600 Mbps到8.5 Gbps的數(shù)據(jù)速率，另外16個收發(fā)器支持600 Mbps 到6.5 Gbps 的數(shù)據(jù)速率( 總共48 個速率達到6.5 Gbps 的收發(fā)器)。收發(fā)器包括物理編碼子層(PCS) 和物理介質(zhì)附加子層(PMA)，這兩個子層使Stratix IV FPGA 能夠?qū)崿F(xiàn)標準和專用協(xié)議。圖2 所示為Stratix IV GX 收發(fā)器模塊結(jié)構(gòu)圖。

圖2. Stratix IV GX 收發(fā)器模塊
  從一個工藝代發(fā)展到下一工藝代， FPGA 密度幾乎加倍，過渡到更小的工藝尺寸能夠大大提高芯片中的系統(tǒng)集成度。增強FPGA 的功能雖然很重要，但更重要的是以更低的功耗實現(xiàn)最前沿的系統(tǒng)性能。Stratix IVFPGA采用了成熟可靠的工藝以及可編程功耗技術(shù)和動態(tài)片內(nèi)匹配等體系結(jié)構(gòu)創(chuàng)新技術(shù)來降低40G和100G應(yīng)用的系統(tǒng)功耗，同時支持較高的系統(tǒng)帶寬。

  PMA 是一種嵌入式宏，專門用于接收和發(fā)送片外高速串行數(shù)據(jù)流。PMA 通道包括全雙工通路( 發(fā)送和接收)，帶有I/O 緩沖、可編程輸出電壓、預(yù)加重和均衡、時鐘數(shù)據(jù)恢復(fù)(CDR) 和串化器/ 解串器(SERDES) 等模塊。表1 列出了Stratix IV GX FPGA 每個通道的收發(fā)器功耗。
  Stratix IV GX 收發(fā)器采用了先進的電源穩(wěn)壓和濾波技術(shù)，以降低發(fā)射器抖動，提高接收器抖動容限。因此，在實際系統(tǒng)鏈路中，收發(fā)器表現(xiàn)出優(yōu)異的誤碼率(BER) 性能。發(fā)送和接收鎖相環(huán)(PLL) 片內(nèi)穩(wěn)壓器、敏感模擬電路的仔細隔離以及大量使用管芯和封裝去耦合電容，都有助于為收發(fā)器提供可靠的電源分配方案，同時為模擬電路提供非常干凈的電源。圖3 顯示了發(fā)射器在6.25 Gbps、8.5 Gbps 和10 Gbps 工作時的眼圖。
表1. 每個通道的收發(fā)器功耗( 僅PMA)
數(shù)據(jù)速率(Gbps) 40-nm 收發(fā)器功耗(mW)

3
 圖3. 發(fā)射器在6.25 Gbps （左側(cè)）、8.5 Gbps( 中間) 和10 Gbps( 右側(cè)) 時的“眼圖”對100 Gbps 的需求網(wǎng)絡(luò)帶寬快速增長的主要動力來自xDSL、FTTx、WiMAX 和3G/4G 平臺越來越多的寬帶用戶。IPTV、VoIP 和在線游戲等網(wǎng)絡(luò)帶寬應(yīng)用，以及大量的在線用戶訪問視頻點播網(wǎng)站，也影響了對更大帶寬的需求。

 今天，固網(wǎng)運營商以及電纜經(jīng)營商的專網(wǎng)同時存在，他們通過互聯(lián)網(wǎng)提供廣播和按需點播節(jié)目，以及機頂盒視頻節(jié)目。這類服務(wù)網(wǎng)絡(luò)基于IP 技術(shù)，與節(jié)目內(nèi)容來源和交付機制無關(guān)，在傳送網(wǎng)的核心部分有巨大的帶寬要求。
    帶寬迅速增長，而今后的需求將會越來越大( 圖4)。目前的網(wǎng)絡(luò)基礎(chǔ)設(shè)施使用10GbE 協(xié)議，能夠進一步提高容量，但是從數(shù)據(jù)網(wǎng)絡(luò)拓撲結(jié)構(gòu)的角度來看，每個10-Gbps 接口都需要單獨的網(wǎng)絡(luò)連接，因此，實現(xiàn)起來非常復(fù)雜。IEEE 802.3ad 所規(guī)定的鏈路匯集將多個低速通路綁定在一起，是簡化數(shù)據(jù)網(wǎng)絡(luò)拓撲的一種方法，但是該方法也有局限，還不是最佳解決方案。毫無疑問，隨著40-Gbps 協(xié)議在核心網(wǎng)絡(luò)的實施，人們對高速接口的需求不斷增長，其應(yīng)用也在加速。目前使用的協(xié)議是基于802.3ae 協(xié)議標準、單通路10G 網(wǎng)絡(luò)匯集的形式。當前的解決方案基于SONET/SDH 和光傳送網(wǎng)(OTN) 標準，但是，對40GbE 標準有明顯的需求。人們也非常關(guān)注100 Gbps， IEEE 標準組織已經(jīng)建議起草定義100GbE 接口。

圖4. 對帶寬的需求在增長：10G/40G/100G 在全世界的收益
40GbE/100GbE 接口的進展
IEEE 802.3高速研究組(HSSG)成立于2006年，研究100GbE接口協(xié)議的市場需要和標準的制定(如圖5所示)。
2007 年，采用了包括40-Gbps 速率的另一建議。建議擴展了10G Base-R 帶沖突檢測的載波監(jiān)聽多路訪問(CSMA/CD) 標準，以包括40 Gbps 和100 Gbps，其目標有：
■ 只包括全雙工工作
■ 保留使用802.3 MAC 的802.3/ 以太網(wǎng)幀格式
■ 保留當前的802.3 標準幀長度規(guī)范
■ 支持優(yōu)于或者等于10E-12 的 BER
■ 兼容OTN，適應(yīng)WAN 應(yīng)用。
在40G/100G 應(yīng)用中使用10-Gbps 收發(fā)器Altera 公司
4
HSSG 于2008 年8 月提出最初草案，詳細闡述了怎樣實現(xiàn)該協(xié)議。對于評估該協(xié)議優(yōu)缺點，在目前平臺上進行原型開發(fā)等方面， FPGA 市場將扮演重要角色。

圖5. 40GbE/100GbE 接口
802.3 標準的40G/100G IP 解決方案
802.3ba 草案的MAC和PCS 部分以軟核邏輯的形式在FPGA 架構(gòu)中實現(xiàn)。如圖6 所示，MAC特性與傳統(tǒng)的以太網(wǎng)協(xié)議基本相同，不同之處在于100-Gbps 數(shù)據(jù)匯集。802.3 的PCS 實現(xiàn)采用64/66 編碼方案，與802.3ae標準相同。

圖6. 802.3ba 草案的MAC
圖7 顯示了PCS 通道的發(fā)送通路。來自MAC 的數(shù)據(jù)首先被編碼，成為64B/66B 塊連續(xù)流，并被加擾。66
位加擾后的數(shù)據(jù)通過簡單的羅賓帶機制，分布到20 個虛擬通路(VL) 上。同時，周期性地在每個VL 上加上特殊的標記(66B 字)。接收PCS 模塊使用這些標記來找到VL 中的數(shù)據(jù)，去掉偏移，重新排序，恢復(fù)100G匯集數(shù)據(jù)流。這20個VL終復(fù)用到10通路PMA，每個獨立的PMA通路運行在10.3125 Gbps。數(shù)據(jù)通過10個100G-10 位接口(CTBI) 通路解復(fù)用。每個VL 中的對齊標記可以實現(xiàn)帶內(nèi)偏移機制。

5
圖7. PCS 通道的發(fā)送通路

圖8 顯示了 100G PCS 模塊的接收通路。接收通道將數(shù)據(jù)從10 個( 其中， n=10) 通路解復(fù)用至20 個VL。

    接收通道去掉VL 偏移，進行對齊，恢復(fù)66B 數(shù)據(jù)流。接收通路上的每個VL 有自己的專用FIFO 緩沖，緩沖深度確定了設(shè)計的偏移容限。例如，深度為兩個64 位字的FIFO 緩沖容限達到128 位偏移。
圖9 顯示了VL 的實現(xiàn)，只有當電(n) 和PMD (m) 通路數(shù)量不相等時才需要它。當器件收發(fā)器通路不對稱時，VL 很容易實現(xiàn)這種轉(zhuǎn)換。對于100G 實現(xiàn)，基于64B/66B 塊，100G 匯集數(shù)據(jù)流被分到多個VL 中，對齊模塊在每個VL 中插入。所采用的VL 數(shù)量與n 和m 通路的最少公共復(fù)用(LCM) 數(shù)成比例。實現(xiàn)100G 最多需要20 個VL，實現(xiàn)40G 最多需要4 個VL。虛擬通路支持接收通路進行偏移補償，重新對齊VL，重新組合數(shù)據(jù)流，匯集為100G 或者40G 數(shù)據(jù)(64B/66B 塊以正確的順序排列)。

6
圖9. VL 概念

100G MAC 解決方案
如圖10 所示， Altera 的100G MAC 解決方案( 實現(xiàn) 20 個VL) 使用Stratix IV GX FPGA 和外部ASSP 或者定制ASIC 通過RXAUI( 簡化的XAUI 接口，雙倍速率運行) 進行連接，采用了新一代10G PHY 解決方案的MLD 特性。
Altera 公司在40G/100G 應(yīng)用中使用10-Gbps 收發(fā)器
7
圖10. 100G MAC 解決方案

  100G MAC IP由Altera合作伙伴MoreThanIP和Sarance提供，符合802.3ba標準。Altera致力于同合作伙伴的密切協(xié)作，提供100G 解決方案。
全面的系統(tǒng)解決方案在系統(tǒng)側(cè)接口， Stratix IV FPGA 通過20 個數(shù)據(jù)速率高達6.375-Gbps 的通路，使用Interlaken 協(xié)議提供100G 芯片至芯片接口。如圖11 所示，全面的解決方案為線路側(cè)至系統(tǒng)側(cè)提供專用100G 數(shù)據(jù)通路。靈活的FPGA 使用戶能夠在系統(tǒng)側(cè)使用專用總線接口，連接專用接口和業(yè)界標準Interlaken 接口。Altera 的Interlaken解決方案兼容Interlaken Alliance 規(guī)范。
圖11. 全面的系統(tǒng)解決方案

  這一推薦的解決方案利用了當前的輔助系統(tǒng)和第三方MLD復(fù)用PHY來提供40-nm技術(shù)節(jié)點的業(yè)界標準100G平臺。Altera 致力于為100G 網(wǎng)絡(luò)平臺的實現(xiàn)提供最佳解決方案。

最佳100G 系統(tǒng)解決方案
圖12所示的最佳100G系統(tǒng)解決方案采用了領(lǐng)先的收發(fā)器技術(shù)，工作在10 Gbps以上，不需要具有MLD特性的外部 10G PHY 器件。這一方案是真正的單芯片F(xiàn)PGA 100G 解決方案， 100G CFP 光模塊可直接與AlteraStratix IV GT FPGA 連接。Stratix IV GT 器件使用戶能夠在單片F(xiàn)PGA 架構(gòu)上靈活地采用流量管理、數(shù)據(jù)查詢
8
版權(quán)© 2009 Altera 公司。保留所有版權(quán)。Altera、可編程解決方案公司、程式化Altera 標識、專用器件名稱和所有其他專有商標或者服務(wù)標記，除非特別聲明，均為Altera 公司在美國和其他國家的商標和服務(wù)標記。所有其他產(chǎn)品或者服務(wù)名稱的所有權(quán)屬于其各自持有人。Altera 產(chǎn)品受美國和其他國家多種專利、未決應(yīng)用、掩模著作權(quán)和版權(quán)的保護。Altera 保證當前規(guī)范下的半導(dǎo)體產(chǎn)品性能與Altera 標準質(zhì)保一致，但是保留對產(chǎn)品和服務(wù)在沒有事先通知時的變更權(quán)利。除非與Altera公司的書面條款完全一致，否則Altera 不承擔由使用或者應(yīng)用此處所述信息、產(chǎn)品或者服務(wù)導(dǎo)致的責(zé)任。Altera 建議客戶在決定購買產(chǎn)品或者服務(wù)，以及確信任何公開信息之前，閱讀Altera 最新版的器件規(guī)范說明。
101 Innovation Drive
San Jose, CA 95134
在40G/100G 應(yīng)用中使用10-Gbps 收發(fā)器Altera 公司和數(shù)據(jù)處理等功能。在目前的產(chǎn)品中， Stratix IV GT FPGA 含有32 個能夠運行在11.3 Gbps 的收發(fā)器，另外16 個支持6.5 Gbps 數(shù)據(jù)速率的收發(fā)器( 總共48 個)。

圖12. 最佳100G 系統(tǒng)解決方案
結(jié)論
Stratix IV 器件系列滿足了市場對高密度、高性能和低功耗的需求。它是唯一能夠?qū)崿F(xiàn)最佳40G/100G 解決方案的系列FPGA。在40-nm 工藝節(jié)點， Stratix IV FPGA 提供的資源是前所未有的，例如邏輯、片內(nèi)存儲器和DSP 模塊等。此外， Stratix IV FPGA 支持40G/100G 設(shè)計，這些設(shè)計需要10G 收發(fā)器，要求抖動非常低，以滿足高速設(shè)計要求。該器件系列非常適合滿足40G/100G 設(shè)計需求，現(xiàn)在已經(jīng)開始供貨。

致謝
■ Rishi Chugh，產(chǎn)品營銷經(jīng)理，高端器件營銷， Altera 公司。
■ Seyi Verma，產(chǎn)品營銷經(jīng)理，高端FPGA， Altera 公司。