π／4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計與實現(xiàn)

摘要：給出了采用FPGA設(shè)計芯片技術(shù)對QPSK解調(diào)器進行設(shè)計的實現(xiàn)方法。該方法可將解調(diào)器中原有的多種專用芯片的功能集成在一片大規(guī)模可編程邏輯器件FPGA上，從而實現(xiàn)了高度集成化和小型化。仿真結(jié)果表明，該方案具有突出的靈活性和高效性，可為設(shè)計者提供多種可自由選擇的設(shè)計方法和工具。
關(guān)鍵字：差分解調(diào)；FPGA；π／4-DQPSK

0 引言
    在現(xiàn)代移動通信中，使用較多的數(shù)字載波調(diào)制解調(diào)技術(shù)是多進制相移鍵控。π／4-DQPSK相位調(diào)制技術(shù)就是在常規(guī)DQPSK調(diào)制基礎(chǔ)上發(fā)展起來的，它的相位跳變值是π／4、3π／4，5π／4或7π／4，在DQPSK中，180°相位翻轉(zhuǎn)對應(yīng)有豐富的功率譜旁瓣能量，限帶引起的包絡(luò)起伏將通過非線性功放的轉(zhuǎn)換效應(yīng)導(dǎo)致可觀量值的頻譜擴散，從而使旁瓣干擾增大和限帶濾波作用抵消。與QDPSK相比，π／4-DQPSK限帶濾波后有較小的包絡(luò)起伏，其最大相位翻轉(zhuǎn)為135°，并在非線性信道中有更優(yōu)的頻譜效率。而軟件無線電作為解決通信體制兼容性問題的重要方法，現(xiàn)已受到各方面的注意。該方法的中心思想是以硬件作為無線通信的基本平臺，而把盡可能多的無線通信功能(如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、通信協(xié)議等)用軟件來實現(xiàn)。而FPGA器件可反復(fù)編程，重復(fù)使用，因此用其實現(xiàn)調(diào)制解調(diào)是實現(xiàn)軟件無線電的一個重要環(huán)節(jié)。

1 π／4-DQPSK的基本原理
    π／4-DQPSK數(shù)字基帶調(diào)制信號的數(shù)學表達式為(假設(shè)載波初相為0)：
   
    這里，g(t)是持續(xù)時間為Ts的矩形脈沖，θn為受調(diào)相位。表1所列是π／4-DQPSK信號的相位編碼邏輯關(guān)系。

2 π／4-DQPSK的解調(diào)
    對于差分相干解調(diào)，通過比較前后碼元載波相位，便可分別檢測出A和B。然后用圖1所示的方法還原成串行二進制數(shù)字調(diào)制信號。

    設(shè)某一碼元及前一碼元載波為：
   
    那么，將AD采樣輸入FPGA中的π／4-DQPSK波形所圖2所示。

    經(jīng)過混頻后進入解調(diào)器的信號φ(t)的波形如圖3所示，設(shè)上支路為A，下支路為B。那么，經(jīng)延遲移相后，其上、下兩支路分別為：
   
    而乘法器的輸出為：

    其A、B支路的乘法器輸出波形如圖4所示。表2所列為π／4-DQPSK的差分解調(diào)判決準則。

    下面是A、B兩路乘法器的LPF輸出：
   
   

3 結(jié)束語
    π／4-DQPSK差分解調(diào)算法的所有部分均可由VHDL編程實現(xiàn)。目前，整個過程已經(jīng)經(jīng)過功能仿真和時序仿真，并用OUARTUS II進行了綜
合、映射、布局布線，現(xiàn)已成功下載到Cyclone II中運行?？蓾M足預(yù)期的設(shè)計目標。該方案實現(xiàn)簡單，速度快，占用硬件資源少，非常適合工程應(yīng)用。其軟件和硬件相結(jié)合的方法還具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強等特點，符合未來通信技術(shù)發(fā)展的方向。