基于FPGA設(shè)計(jì)航空電子系統(tǒng)

　基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 核心的實(shí)施體現(xiàn)了先進(jìn)的現(xiàn)代航空電子設(shè)計(jì)方法。這項(xiàng)技術(shù)具有多種優(yōu)勢(shì),如廢棄組件管理、降低設(shè)計(jì)風(fēng)險(xiǎn)、提高集成度、減小體積、降低功耗和提高故障平均間隔時(shí)間(MTBF)等,吸引著用戶將原來的系統(tǒng)轉(zhuǎn)移到此項(xiàng)技術(shù)。MIL-STD-1553 的市場(chǎng)可能隨著這種趨勢(shì)而繁榮起來 ;事實(shí)上,某些客戶已經(jīng)覺得這項(xiàng)技術(shù)的實(shí)施有點(diǎn)姍姍來遲。

　　MIL-STD-1553 核心帶來了多種好處,它代表著徹底告別了 ASIC 傳統(tǒng)。FPGA 中加入一項(xiàng)知識(shí)產(chǎn)權(quán)核心,就獲得了一種與眾不同的特性,而成為一個(gè)非常專業(yè)的高級(jí)子系統(tǒng)。這為增強(qiáng) MIL-STD-1553 的設(shè)計(jì)提供了千載難逢的機(jī)會(huì)。
 

　　系統(tǒng)設(shè)計(jì)面臨的問題

　　由于競(jìng)爭(zhēng)的壓力和對(duì)最佳戰(zhàn)斗性能無止境的追求,軍用航空電子從簡(jiǎn)單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級(jí)智能系統(tǒng)網(wǎng)絡(luò)。這也帶來了必須克服的許多設(shè)計(jì)問題（見表1）。

　　在要求高性能的軍用設(shè)計(jì)中,每項(xiàng)設(shè)計(jì)都要減少空間、功耗和重量,滿足這些要求至關(guān)重要。這項(xiàng)要求直接作用于芯片級(jí)別,單一芯片體積減小后對(duì)所需板卡的要求也會(huì)降低,從而降低了對(duì)封裝外殼、固定元件、冷卻器件甚至是電源的要求。同樣,每多增加一個(gè)組件,都會(huì)增加一些引發(fā)故障的機(jī)會(huì)。減少芯片數(shù)量的設(shè)計(jì)必然有助于緩解這些問題。

　　廢棄則是像 MIL-STD-1553 設(shè)計(jì)實(shí)施這類長(zhǎng)期項(xiàng)目所面臨的另一個(gè)問題。每個(gè)組件無論其是由世界最大的制造商提供,還是來自于產(chǎn)量較小的專業(yè)供應(yīng)商,都存在著廢棄的風(fēng)險(xiǎn)。單一來源的組件不但面臨著被廢棄的風(fēng)險(xiǎn),還有個(gè)長(zhǎng)期價(jià)格保護(hù)的問題,特別是那些從原有項(xiàng)目繼承的設(shè)計(jì),這個(gè)問題更為明顯。對(duì)于已經(jīng)部署的系統(tǒng),由于所涉及的代價(jià)過高,應(yīng)盡量避免由于廢棄組件而重新對(duì)系統(tǒng)進(jìn)行驗(yàn)證。

　　當(dāng)系統(tǒng)架構(gòu)師指定一種系統(tǒng)設(shè)計(jì)時(shí),必然會(huì)存在架構(gòu)無法正確實(shí)現(xiàn)的某種風(fēng)險(xiǎn)。一個(gè)非常典型的問題是：經(jīng)常在設(shè)計(jì)過程中或架構(gòu)確定很久之后（如在集成階段）,才知道需求有所變化。這些變化一般都會(huì)增加對(duì)架構(gòu)的要求,并提出一些關(guān)于設(shè)計(jì)的常見問題,如：設(shè)計(jì)足夠靈活嗎？能提供充分的處理能力嗎？功能在硬件和軟件之間是否得以有效且高效地進(jìn)行了區(qū)分？能達(dá)到關(guān)鍵時(shí)間要求嗎？

　　理想狀況下,所選定的架構(gòu)應(yīng)功能強(qiáng)大、應(yīng)用靈活,足以在初始部署階段就將風(fēng)險(xiǎn)降到最低,并且提供了一個(gè)允許系統(tǒng)隨著時(shí)間發(fā)展的平臺(tái)。

　　理想條件下,一個(gè) MIL-STD-1553 設(shè)計(jì)師可以采用傳統(tǒng)的技術(shù),使用有多個(gè)來源的 COTS 組件來解決這些問題。這種由大量市場(chǎng)提供的組件在性價(jià)比上有明顯的優(yōu)勢(shì)。
 

　　MIL-STD-1553 簡(jiǎn)介

　　請(qǐng)看一下數(shù)據(jù)傳輸路徑,即圖 1 中的 MIL-STD-1553 總線結(jié)構(gòu)。MIL-STD-1553 是一種定義數(shù)據(jù)總線的電子和協(xié)議特點(diǎn)的軍用標(biāo)準(zhǔn)。作為一種在軍用和商用領(lǐng)域廣泛應(yīng)用超過 25 年之久的總線,并且符合 MIL-STD-1553 標(biāo)準(zhǔn),它能以1Mbit/s的速率高度精確、極為可靠地傳輸數(shù)據(jù)。

　　根據(jù) MIL-STD-1553 標(biāo)準(zhǔn)的規(guī)定,總線結(jié)構(gòu)由三個(gè)不同的硬件組成：

　　● 總線控制器——總線控制器是總線上唯一允許在數(shù)據(jù)總線上發(fā)出命令,并負(fù)責(zé)引導(dǎo)數(shù)據(jù)總線中數(shù)據(jù)流的硬件設(shè)備。如果同時(shí)有幾個(gè)終端可以實(shí)現(xiàn)總線控制器的功能,同一時(shí)間內(nèi)只能有一個(gè)處于活動(dòng)狀態(tài)。
　　● 總線監(jiān)視器——總線監(jiān)視器是一個(gè)可以監(jiān)控總線上信息交換的終端。它可以用于飛行測(cè)試記錄、飛行故障診斷、維護(hù)記錄與任務(wù)分析,同時(shí)還可作為一個(gè)備用總線控制器,它有足夠的信息可以接替總線控制器。然而,總線監(jiān)視器是一個(gè)被動(dòng)的設(shè)備,它不能報(bào)告所傳輸信息的狀態(tài)。
　　● 遠(yuǎn)程終端——每個(gè)遠(yuǎn)程終端都包括在數(shù)據(jù)總線和子系統(tǒng)間傳輸數(shù)據(jù)所必須的電子器件和支持性中間件。對(duì)于 MIL-STD-1553,子系統(tǒng)就是所傳輸數(shù)據(jù)的發(fā)送者和接收者。這些終端不能作為總線控制器或總線監(jiān)視器使用。
 

　　MIL-STD-1553 系統(tǒng)實(shí)施

　　像其它軍用網(wǎng)絡(luò)技術(shù)一樣,航空電子市場(chǎng)中的 MIL-STD-1553 測(cè)試和仿真實(shí)施也經(jīng)歷了從龐大的 DEC Unibus 卡到 19 英寸的通過機(jī)架安裝的組件,又發(fā)展到用于 VME 和 PCI 系統(tǒng)上的較小、較為集成的多通道背板,現(xiàn)在又出現(xiàn)了更小、集成度更高的 PCMCIA 接口。圖 2 描述了專用的 MIL-STD-1553 ASIC 芯片制造商的實(shí)施從離散的協(xié)議和收發(fā)器芯片組精簡(jiǎn)到單一的體積小、功耗低的 ASIC 的發(fā)展過程。

　　過去,典型的 MIL-STD-1553 系統(tǒng)一般都由多個(gè)COTS組件構(gòu)成,MIL-STD-1553 I/O通常由單一來源的帶有內(nèi)部處理功能的 ASIC 提供,這種內(nèi)部處理可提供消息處理與緩沖以及對(duì) MIL-STD-1553 比特流進(jìn)行編解碼等。ASIC 中可能含有也可能沒有向 MIL-STD-1553 總線提供物理接口的收發(fā)器組件。每個(gè) ASIC 為一個(gè)雙冗余 MIL-STD-1553 通道提供此功能,所以支持多個(gè) MIL-STD-1553 通道的系統(tǒng)就需要多個(gè) ASIC 和收發(fā)器。與每個(gè) MIL-STD-1553 總線的連接是通過板載變壓器實(shí)現(xiàn)的。最后,由一個(gè)或幾個(gè)可編程的 FPGA 設(shè)備將 MIL-STD-1553 ASIC 連接到主系統(tǒng),并提供更多的系統(tǒng)功能,如其它 I/O、存儲(chǔ)器訪問 和處理器接口等。

　　FPGA 有多種密度,通常以邏輯單元或門來度量。它們有多種形式架構(gòu),提供了豐富的 I/O 引腳可供使用。FPGA 還可提供內(nèi)部存貯器。例如,當(dāng)前由Xilinx 推出的一流的 FPGA 存貯容量比三年前約增加了 10 倍。而且還提高了內(nèi)部速度,降低了成本。