當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]摘要:頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào),并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流水線CORDIC算法的2FSK調(diào)制器的FPGA實(shí)現(xiàn)方案,可有效地節(jié)省FPGA的硬件資源,提高運(yùn)算速度。最后,給出該方

摘要:頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào),并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流水線CORDIC算法的2FSK調(diào)制器的FPGA實(shí)現(xiàn)方案,可有效地節(jié)省FPGA的硬件資源,提高運(yùn)算速度。最后,給出該方案的硬件測(cè)試結(jié)果,驗(yàn)證了設(shè)計(jì)的正確性。
關(guān)鍵詞:移頻鍵控;調(diào)制器;CORDIC算法;FPGA

0 引言
    頻移鍵控(FSK)是用不同頻率的載波來(lái)傳送數(shù)字信號(hào),并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。具有抗噪聲性能好、傳輸距離遠(yuǎn)、誤碼率低等優(yōu)點(diǎn)。在中低速數(shù)據(jù)傳輸中,特別是在衰落信道中傳輸數(shù)據(jù)時(shí),有著廣泛的應(yīng)用。傳統(tǒng)上以硬件實(shí)現(xiàn)載波的方法都是采用直接頻率合成器(DDS)實(shí)現(xiàn)。但是DDS傳統(tǒng)的實(shí)現(xiàn)方式是基于查找表思想,即通過(guò)查找預(yù)先存儲(chǔ)的正余弦表來(lái)產(chǎn)生需要的正余弦值。當(dāng)頻率、精度要求越高,需要存儲(chǔ)的值也就越多,考慮FPGA的RAM資源有限,傳統(tǒng)的DDS實(shí)現(xiàn)方式就有了應(yīng)用瓶頸。因此導(dǎo)致開(kāi)發(fā)成本過(guò)高,甚至無(wú)法實(shí)現(xiàn),不適合現(xiàn)代通信系統(tǒng)的發(fā)展。
    本文提出了應(yīng)用CORDIC(Coordinate Rotation Digital Computer)算法實(shí)時(shí)計(jì)算正弦值的方案,并基于CORDIC算法在FPGA芯片上設(shè)計(jì)了2FSK調(diào)制器。這不僅能夠節(jié)省大量的FPGA邏輯資源,而且能很好地兼顧速度、精度、簡(jiǎn)單、高效等方面。

1 CORDIC算法原理及結(jié)構(gòu)
1.1 CORDIC算法原理
    CORDIC算法是由J.Volder于1959年提出的。該算法適用于解決一些三角學(xué)的問(wèn)題,如平面坐標(biāo)的旋轉(zhuǎn)和直角坐標(biāo)到極坐標(biāo)的轉(zhuǎn)換等。C-ORDIC算法的基本思想是通過(guò)一系列固定的、與運(yùn)算基數(shù)有關(guān)的角度的不斷偏擺以逼近所需的旋轉(zhuǎn)角度。從廣義上講,CORDIC方法就是一種數(shù)值計(jì)算的逼近方法。該算法實(shí)現(xiàn)三角函數(shù)的基本原理如圖1所示。


    設(shè)初始向量(x0,y0)逆時(shí)針旋轉(zhuǎn)角度θ后得到向量(xn,yn),如圖1所示。則:

    為了避免復(fù)雜的乘法運(yùn)算,用一系列微旋轉(zhuǎn)來(lái)處理,第i次旋轉(zhuǎn)可表示為:
        
    式中:θi表示第i次旋轉(zhuǎn)的角度,并且滿足tanθi=2-i;zi表示第i次旋轉(zhuǎn)后與目標(biāo)角度的差;δi表示向量的旋轉(zhuǎn)方向,由zi的符號(hào)位來(lái)決定,即δi=sign zi。為每一級(jí)的校正因子,也就是每一級(jí)旋轉(zhuǎn)時(shí)向量模長(zhǎng)發(fā)生的變化,對(duì)于字長(zhǎng)一定的運(yùn)算,總的校正因子是一個(gè)常數(shù)。若總的旋轉(zhuǎn)次數(shù)為n,則總校正因子用k表示為:

    由式(7)可知:xn,yn分別為輸入角θ的余弦和正弦值,故基于CORDIC算法可產(chǎn)生正弦載波信號(hào),而且由式(5)可以看出所有運(yùn)算簡(jiǎn)化成加減法和移位操作,因此很容易用硬件實(shí)現(xiàn)。

1.2 CORDIC流水線結(jié)構(gòu)
    CORDIC算法的實(shí)現(xiàn)方式有2種:簡(jiǎn)單狀態(tài)機(jī)法和高速全流水線處理器法。如果計(jì)算時(shí)間的要求不嚴(yán)格,可以采用狀態(tài)機(jī)結(jié)構(gòu)。這一結(jié)構(gòu)中最復(fù)雜的就是兩個(gè)桶狀移位器,而桶狀移位器的面積大約和它所包含的傳輸門的數(shù)目成正比。盡管可以通過(guò)改進(jìn)CORDIC算法來(lái)減小CORDIC處理器的總面積,但桶狀移位器所占的面積并不能減小。另外,這種結(jié)構(gòu)由于只在時(shí)間上復(fù)用資源,因此,數(shù)據(jù)吞吐率不高。
    由于CORDIC算法的內(nèi)部數(shù)據(jù)流規(guī)則,決定了在CORDIC處理器解決方案中非常適合采用流水線型微旋轉(zhuǎn)結(jié)構(gòu)。采用流水線可將一個(gè)算術(shù)操作分解成一些小規(guī)模的加減法和移位操作,并在多個(gè)比較高速的時(shí)鐘內(nèi)完成。另一方面,輸出信號(hào)的精度只與CORDIC算法的旋轉(zhuǎn)次數(shù)或流水單元數(shù)有關(guān),即與級(jí)數(shù)有關(guān)。如需提高精度,只需簡(jiǎn)單地增加流水單元即可,其擴(kuò)展性很好,而且這并不會(huì)大量增加FPGA的資源耗費(fèi)。CORD-IC流水線結(jié)構(gòu)的每一級(jí)迭代旋轉(zhuǎn)的硬件實(shí)現(xiàn)基本單元如圖2所示。



2 基于CORDIC算法正弦載波發(fā)生器的總體結(jié)構(gòu)
    正弦載波發(fā)生器系統(tǒng)結(jié)構(gòu)如圖3所示。


    在該系統(tǒng)結(jié)構(gòu)圖中,CORDIC計(jì)算單元是核心。CORDIC計(jì)算單元的輸入由相位加法器提供。相位加法器不間斷地產(chǎn)生角度值,由CORDIC計(jì)算單元計(jì)算出相應(yīng)的三角函數(shù)值,即可在其輸出端產(chǎn)生連續(xù)的數(shù)字正弦載波。
    通過(guò)頻率控制字,改變相位累加器的步長(zhǎng),這樣即可改變正弦載波的頻率。具體的數(shù)學(xué)推導(dǎo)如下:
    設(shè)相位累加器的字長(zhǎng)為N,頻率控制字即步長(zhǎng)為step,則2N就相當(dāng)于2π rad,N位中的最低有效位相當(dāng)于2π/2N rad,即最小的相位增量,step對(duì)應(yīng)的相位為step×(2π/2N)rad,完成一個(gè)周期的正弦載波輸出需要2N/step個(gè)參考時(shí)鐘周期。所以輸出正弦載波的周期為:

    可見(jiàn)改變相位累加器的步長(zhǎng)step,可以改變正弦載波的頻率;改變相位累加器的字長(zhǎng)N,可控制正弦載波的頻率分辨率。在相位累加器后加入相位加法器,通過(guò)改變相位控制字P,可以控制輸出信號(hào)的相位;通過(guò)設(shè)置幅度控制字A,可控制最終輸出的正弦載波的幅度大小。因此,通過(guò)對(duì)相位控制字、頻率控制字或幅度控制字進(jìn)行多路選擇,可以形成不同進(jìn)制的調(diào)制方式??梢钥闯?,使用該結(jié)構(gòu)可以很容易實(shí)現(xiàn)頻率調(diào)制、相位調(diào)制和幅值調(diào)制。

3 2FSK調(diào)制器的FPGA設(shè)計(jì)
    圖4為2FSK調(diào)制器頂層工程原理圖。該原理圖主要由三個(gè)模塊組成:2選1數(shù)據(jù)選擇器MUX21、相位累加器adder、正弦載波生成模塊eor-dic。其中,clk為系統(tǒng)時(shí)鐘信號(hào),rst為系統(tǒng)清零信號(hào),step1,step2為2個(gè)不同的頻率控制字,s為系統(tǒng)頻率控制字選通端。2選1數(shù)據(jù)選擇器的選通端s受基帶信號(hào)控制,當(dāng)基帶信號(hào)為‘0’時(shí),選通控制字step1;當(dāng)基帶信號(hào)為‘1’時(shí),選通控制字step2。通過(guò)對(duì)step1,step2的選擇,可以實(shí)現(xiàn)頻率的切換。


    在QuartusⅡ環(huán)境中,三個(gè)子模塊均用VHDL語(yǔ)言進(jìn)行設(shè)計(jì),系統(tǒng)頂層工程采用原理圖進(jìn)行設(shè)計(jì),對(duì)系統(tǒng)頂層工程進(jìn)行器件選擇、引腳鎖定、編譯、綜合后下載到Cyclone系列EP1C12Q240C8器件中,通過(guò)在頻率控制字的引腳選擇不同參數(shù)即可在FPGA器件中完成2FSK調(diào)制器的設(shè)計(jì)。

4 系統(tǒng)硬件實(shí)時(shí)測(cè)試
    調(diào)制器的輸出信號(hào)為數(shù)字信號(hào),經(jīng)D/A轉(zhuǎn)換后可以通過(guò)示波器進(jìn)行測(cè)試,也可以直接采用QuartusⅡ軟件中的嵌入式邏輯分析儀Signal-TapⅡ進(jìn)行測(cè)試。
    采用SignalTapⅡ進(jìn)行芯片測(cè)試,用戶無(wú)需外接專用儀器,就可以對(duì)FPGA器件內(nèi)部所有信號(hào)和節(jié)點(diǎn)進(jìn)行捕獲分析,而又不影響原硬件系統(tǒng)的正常工作。經(jīng)測(cè)試得到的實(shí)時(shí)波形如圖5所示。測(cè)試結(jié)果表明,基于FPGA和CORDIC算法的2FSK調(diào)制器設(shè)計(jì)方案是正確可行的,且波形流暢,在轉(zhuǎn)換處能快速進(jìn)行切換。



5 結(jié)語(yǔ)
    用FPGA和CORDIC算法實(shí)現(xiàn)信號(hào)調(diào)制,既克服了傳統(tǒng)方法耗費(fèi)資源、運(yùn)行速度低等缺點(diǎn),還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性,極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性,大大縮短了系統(tǒng)的開(kāi)發(fā)周期。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉