摘要：針對一種線性調頻連續(xù)波(LFMCW)雷達系統(tǒng)結構，提出一種中頻接收機硬件平臺的設計方案。該方案采用AD8347正交解調器做I／O下變頻，AD9248模數(shù)轉換器做采樣，EF3C80 FPGA做數(shù)字信號處理，PCI9054做PCI接口，并給出了系統(tǒng)軟件的設計方法。實現(xiàn)了對線性調頻連續(xù)波雷達中頻信號的接收、處理和存儲。通過測試，該接收機能夠準確測量出目標信號的頻率信息，可為雷達成像提供原始數(shù)據(jù)。
關鍵詞：線性調頻連續(xù)波雷達；中頻信號接收機；FPGA；PCI
線性調頻連續(xù)波(LFMCW)雷達具有體積小、重量輕、結構簡單、分辨力高和無距離盲區(qū)等優(yōu)點，受相關技術進步和需求的促進，近十多年來線性調頻連續(xù)波雷達逐漸應用于近距離高分辨率多目標探測與成像。本文通過對一種線性調頻連續(xù)波雷達系統(tǒng)結構，設計了一套中頻信號接收機，能夠有效實現(xiàn)中頻信號的接收和處理，能準確測量出目標信號的頻率信息。
1 線性調頻連續(xù)波雷達系統(tǒng)方案
傳統(tǒng)線性調頻連續(xù)波雷達的原理結構和時間頻率關系如圖1所示，用發(fā)射信號與接收信號進行混頻，得到零差拍信號，該信號的頻率反映了目標的距離信息。對每一周期有效時間內的零差拍信號進行頻譜分析，便可提取出目標的距離信息。
本文中中頻信號接收機所針對的一種線性調頻連續(xù)波雷達的結構與圖1中結構有所不同，如圖2所示。
設信號源1，信號源2以及VCO的信號形式分別為：
假設目標距離為R，回波延時為τ，壓控振蕩器VCO的調頻斜率為μVCO，則易得到中頻接收機的輸入本振，中頻信號以及混頻得到基帶信號的形式分別為：
顯然NμVCOτ就是對應的基帶信號頻率fB，N和μVCO是定值，所以提取出基帶信號頻率就可求出回波延時τ，也就得到了目標的距離。設μ=NμVCO為雷達發(fā)射載波的調頻斜率，則易得目標距離與基帶信號頻率之間的關系式：
在該線性調頻連續(xù)波雷達系統(tǒng)中，中頻接收機收到的本振信號是兩個固定頻率源的差頻的N倍頻，也是一個固定頻率的信號，fLO=1．2 GHz，雷達發(fā)射載波的調頻斜率是VCO調頻斜率μVCO的N倍，μ=240GHz／s，線性調頻周期T=10ms。由于該雷達用于近距離高分辨率成像及隱蔽物體的檢查，作用距離較小，Rmax=100 m，將μ、Rmax以及光速c帶入式(7)中可得fBmax=160kHz，所以基帶信號的實際有用帶寬為160kHz。
2 系統(tǒng)硬／軟件設計
2．1 模擬中頻信號到數(shù)字基帶信號的處理方案
AD8347的射頻信號輸入范圍800 MHz～2．7GHz，-3dB解調帶寬為65MHz，由于輸入的中頻信號IF頻率為1．2GHz，基帶信號實際有用帶寬160 kHz，輸入輸出信號的頻帶AD8347都完全適用。AD8347的正交誤差1°，振幅平衡0．3 dB，具有較好的精度。內部集成69．5 dB自動增益放大器，能夠適應-70～10 dBm輸入功率變化。
AD9248-65是一款14位雙通道，最高采樣頻率65 MSPS的模數(shù)轉換器，具有高性能采樣保持放大器、時鐘占空比穩(wěn)定器和內部參考電壓。信噪比71．6dBc，無雜散動態(tài)范圍80dBc，全功率輸入帶寬500 MHz，300 mW的低功率。在實際應用中，選擇使用內部參考電壓，輸入電壓范圍選擇2 V峰峰值。
實際有用基帶信號帶寬160kHz，在采樣之前需做抗混疊濾波，LC濾波器不易做到1MHz以下的低通，故濾波器選擇了通帶截止頻率2MHz，阻帶起始頻率5 MHz的LC低通濾波器，采樣率50 MSPS，采樣頻率為帶寬的10倍，過采樣還能提高信噪比。模擬中頻到數(shù)字基帶硬件重要信號連接圖所圖3所示。
2．2 基于FPGA的數(shù)字信號處理方案
根據(jù)FPGA要實現(xiàn)的數(shù)字信號處理功能以及存儲容量和時序控制邏輯的規(guī)模，評估了所需要FPGA的邏輯資源、管腳數(shù)量、片內存儲資源等因素，最終選取了Ahera公司Cyclone III系列的EP3CSOF484C8。FPGA系統(tǒng)時鐘50 MHz，采用主動串行(AS)配置方式，配置芯片選擇EPCS16。
由于抗混疊濾波器的通帶截止頻率為2 MHz，相對于160 kHz的實際有用基帶信號帶寬，仍然存在很大的帶外噪聲，并且由于50 MSPS的采樣率過高，導致數(shù)據(jù)率大大超過了實際需求，所以在FPGA內部首先要做1／O兩路并行的抽取式FIR低通濾波。抽取系數(shù)50，系數(shù)精度16位，輸入位寬14位，輸出保留16位。通帶截止頻率160kHz，階數(shù)為400階，Blackman窗，在400kHz處衰減80dB。抽取之后得到的實際采樣率為1MHz，是400 kHz帶寬的2．5倍，滿足奈奎斯特采樣要求。既有效濾除了絕大部分帶外噪聲，又降低了數(shù)據(jù)率。
線性調頻連續(xù)波雷達的發(fā)射與接收是需要同步進行的，系統(tǒng)采用由接收機發(fā)出Trigger信號觸發(fā)發(fā)射機的VCO開始掃頻的方式。上位機通過PCI9054把開始指令發(fā)給FPGA，F(xiàn)PGA各模塊進入工作狀態(tài)的同時發(fā)送Trigger信號觸發(fā)VCO開始線性調頻。
輸入的采樣數(shù)據(jù)經FIR低通抽取濾波以后，每50個時鐘周期輸出一次，所以整個VCO掃頻周期內得到的數(shù)據(jù)僅10 000次。由于FFT變換采用的是Altera FFT IP核的Burst數(shù)據(jù)流模式，需要將一幀源數(shù)據(jù)連續(xù)輸入，而抽取濾波器輸出的數(shù)據(jù)流是非連續(xù)的，所以采用了16384x32bits的FIFO1進行緩存，VCO掃頻結束后，再將FIFO1中的數(shù)據(jù)連續(xù)地傳輸給16384點的FFT運算模塊，有效數(shù)據(jù)僅有10000點，需添6384點零補齊。
FFT變換輸出的實部和虛部數(shù)據(jù)各16位，每幀16 384點，存入16 384x32 bits的異步FIFO2，F(xiàn)IFO2可以完整存放一幀數(shù)據(jù)。當FIFO2非空時，F(xiàn)PGA對PCI9054產生本地中斷LINT#信號，PCI9054通過Local總線將FIFO2中的數(shù)據(jù)讀出。FPGA數(shù)字信號處理及控制結構框圖如圖4所示。
2．3 PCI總線接口方案
系統(tǒng)采用了PCI9054作為接口芯片，為PCI總線和局部總線建立起一條高速的數(shù)據(jù)通道，突發(fā)數(shù)據(jù)傳輸速度峰值可達132 MB／s。本系統(tǒng)中PCI9054采用本地數(shù)據(jù)和地址非多路復用的C模式，數(shù)據(jù)總線寬32位，本地時鐘50 MHz。
PCI9054負責將上位機的指令通過本地總線發(fā)送給FPGA，接收到FPGA發(fā)出的LINT#中斷后對上位機產生INTA#中斷，上位機收到中斷后通過PCI9054讀取FPGA中FFT變換得到的數(shù)據(jù)。讀操作時序如圖5所示。
2．4 系統(tǒng)軟件設計
PLX公司為PCI9054提供了一套PLXSDK開發(fā)套件，其中包括驅動程序、PLXMon調試工具以及API函數(shù)，在VC++6．0中完成上位機控制臺操作界面的設計并調用API函數(shù)完成對PCI9054的操作。上位機控制程序流程圖如圖6所示。
3 實驗結果
因為對于一個距離一定的目標，其理想回波的中頻信號就是一個單頻信號，所以在單獨測試中頻接收機時可以分別用兩臺信號源產生兩個單頻信號輸入接收機的IF和LO接收端，LO輸入信號頻率1．2 GHz，功率-10 dBm。IF信號頻率為1．2 GHz偏差在200 kHz范圍內，功率-60～10dBm。
從圖7中可以看出，當IF頻率為1．200 001GHz，信號功率為-20dBm，得到基帶信號頻率為1kHz，信噪比約為60dB；當IF頻率為1．200 01 GHz，信號功率為-40 dBm，得到基帶信號頻率為10 kHz，信噪比約為60dB；當IF頻率為1．200 1 GHz，信號功率為-60 dBm，得到基帶信號頻率為100 kHz，信噪比約為50 dB，所以雖然中頻輸入信號IF的信號功率衰減到了-60 dBm，得到基帶信號的信噪比仍能保持在一個較好的結果，這是由于前段混頻器AD8347具有69．5 dB自動增益放大器。當IF頻率為1．200 2 GHz，信號功率為-60 dBm，與IF頻率為1．200 1 GHz時的功率相同，但得到2 kHz基帶信號的信噪比約為40 dB，說明FIR低通濾波器起了作用，在200 kHz處已經衰減了10 dB以上。所以可以證明中頻接收機對1．2 GHz偏差1～160 kHz范圍都能良好地完成接收任務，可以準確地測量出IF信號與LO的差頻。
4 結論
本文闡述了一種線性調頻連續(xù)波雷達中頻接收機的系統(tǒng)結構，針對系統(tǒng)參數(shù)完成了中頻接收機的硬／軟件設計，能夠實現(xiàn)對中頻信號的接收和處理，測量目標回波的差拍頻率，可實現(xiàn)近距離高分辨率探測，采集處理后存儲的數(shù)據(jù)可用于雷達成像。
下載文檔
