當前位置:首頁 > EDA > 電子設(shè)計自動化
[導讀]飛機座艙圖形顯示系統(tǒng)已發(fā)展到第六代,即采用有源矩陣彩色液晶顯示器AMLCD(ActiveMatrixLiquidCrystalDisplay)。當前高分辨率的軍用AMLCD顯示模塊還只能依靠進口,且控制電路板須安裝在該顯示模塊提供的機箱內(nèi)。這

飛機座艙圖形顯示系統(tǒng)已發(fā)展到第六代,即采用有源矩陣彩色液晶顯示器AMLCD(ActiveMatrixLiquidCrystalDisplay)。當前高分辨率的軍用AMLCD顯示模塊還只能依靠進口,且控制電路板須安裝在該顯示模塊提供的機箱內(nèi)。這種安裝方式對AMLCD控制電路板的尺寸要求高,要求盡可能減少所設(shè)計電路板的尺寸。在筆者設(shè)計的新一代飛機座艙圖形顯示系統(tǒng)中使用了大規(guī)?,F(xiàn)場可編程門陣列FPGA(FieldProgrammableGataArray),這種設(shè)計方式可以將以前需要多塊集成芯片的電路設(shè)計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強了系統(tǒng)的可靠性和設(shè)計的靈活性。本文詳細介紹了已在實際項目中應用的基于FPGA的圖形式AMLCD控制器設(shè)計,這種設(shè)計方法稍作修改即可應用于常見VGA視頻接口電路的設(shè)計。

1圖形顯示系統(tǒng)簡介

圖1是飛機座艙圖形顯示系統(tǒng)結(jié)構(gòu)框圖。圖中處理器采用AD公司的ADSP21061芯片,AMLCD采用Korry公司的KDM710全彩色液晶顯示模塊,該模塊為5×5英寸、600×600分辨率彩色液晶顯示模塊,24位數(shù)字RGB輸入。兩個幀存A和B采用IDT公司的71V424高速異步靜態(tài)RAM,系統(tǒng)采用兩個幀存輪流操作的方法:當DSP向其中一個幀存寫象素時,由FPGA構(gòu)成的幀存控制器將另一個幀存中的象素順序讀出送給AMLCD,反之亦然。圖形顯示系統(tǒng)通過IDT公司的71V04雙口RAM接收主機的顯示信息。圖1中的幀存控制器和視頻控制器由Xilinx公司的SpartanII芯片XS2S50實現(xiàn)。

2KMD710顯示模塊

如圖1所示,美國Korry公司提供的KDM710全彩色液晶顯示模塊接口信號主要如下幾組:3個8位RGB數(shù)字信號、行同步信號HSYNC、場同步信號VSYNC、數(shù)據(jù)使能信號DATA_EN和點時鐘輸入DCLK。根據(jù)AMLCD數(shù)據(jù)手冊所需求的時序,確定掃描時序和相應的時序參數(shù)如圖2所示。一般,圖形終端顯示器掃描制式與廣播電視的標準有點不同,須根據(jù)顯示模塊所提供的時間要求來確定掃描時序,其中的行場同步的前后肩,可以根據(jù)需要進行微調(diào),一般為了防止每行的第一個象素丟失,要求行同步后肩C與行同步脈沖寬B盡量相等。圖2中的點時鐘為20MHz,行周期為650個時鐘周期,場周期為615個行周期(場頻為50Hz)。

3LCD&VGA控制器設(shè)計

設(shè)計行場掃描時序,一般有兩種方式:查找表方式和編程邏輯方式。查找表方式主要由存儲芯片構(gòu)成,如SRAM、EPROM、PORM等。使用時,先根據(jù)所要產(chǎn)生的時序在存儲單元寫入相應的數(shù)值,查表時再從表內(nèi)讀出時應存儲單元的數(shù)值,以形成掃描時序。掃描時序查找表分為行掃描時序查找表和場掃描時序查找表。場掃描時序查找表的輸入時鐘由行同步脈沖提供。用查找表形成時序的方法存在體積大、計算煩瑣的缺點。隨著大規(guī)模邏輯芯片的出現(xiàn),利用編程邏輯方法產(chǎn)生行場掃描時序是一個發(fā)展方向。這種方法具有電路簡單、功能強、修改方便、可靠性高等優(yōu)點。圖3為LCD控制器的框圖。

在本設(shè)計中,點時鐘DCLK由處理器DSP的系統(tǒng)時鐘40MHz經(jīng)數(shù)字鎖相環(huán)二分頻得到。點時鐘驅(qū)動行時序生成器,產(chǎn)生圖2所示的行同步信號HS和行消隱信號HB。為避免毛刺,控制器設(shè)計采用同步設(shè)計方法,如圖3所示,行同步信號HS通過一個微分電路,產(chǎn)生一個點時鐘周期寬的場時序生成器使能信號。在使能信號有效時,場時序生成器開始計數(shù),并產(chǎn)生場同步信號VS和場消隱信號VB。行消隱信號HB和場消隱信號VB相與后即為數(shù)據(jù)使能信號DATA_EN。該數(shù)據(jù)使能信號作為產(chǎn)生幀存地址計數(shù)器的計數(shù)使能,以保證DATA_EN信號為高時,將象素送給AMLCD顯示。在DCLK的上升沿,幀存地址計數(shù)器加一,幀存SRAM經(jīng)過一段延時后,象素數(shù)據(jù)出現(xiàn)在總線上。在DCLK的下降沿AMLCD將數(shù)據(jù)讀入。該LCD控制器的設(shè)計方法很容易用于VGA視頻接口。在VGA接口電路的設(shè)計中,不需點時鐘電路,只須將行同步信號與場同步信號輸出,將數(shù)據(jù)使能信號作為復合消隱信號輸入即可。產(chǎn)生行場掃描時序的VHDL描述如下:

entityseq_genis

port(clk_seq:instd_logic;

rst_seq:instd_logic;

lcd_hs_out : outstd_logic;

lcd_dataen : outstd_logic;

lcd_vs_out : outstd_logic;

pix_clk : outstd_logic);

endseq_gen;

architecturertl_seq_genofseq_genis

signallcd_hb:std_logic;

signallcd_hs:std_logic;

signallcd_vb:std_logic;

signallcd_vs:std_logic;

signalclken_vcount:std_logic;

begin

hcount:block

signalhcountreg:std_logic_vector(9downto0);

signalhz_temp:std_logic;

signallcd_hz:std_logic;

begin

process(clk_seq,lcd_hz)

begin

if(lcd_hz='1')then

hcountreg<=(others=>'0');

elsifclk_seq'eventandclk_seq='1'then

hcountreg<=hcountreg+1;

endif;

endprocess;

lcd_hb<='0'whenhcountreg>=600andhcountreg<650

else'1';

lcd_hs<='0'whenhcountreg>=610andhcountreg<630

else'1';

hz_temp<='1'whenhcountreg=650else'0';

lcd_hz<=hz_temporrst_seq;

endblockhcount;

diff:block

signalinputrega:std_logic;

signalinputregb:std_logic;

begin

process(clk_seq)

begin

ifclk_seq'eventandclk_seq='1'then

inputregb<=inputrega;

inputrega<=notlcd_hs;

endif;

endprocess;

clken_vcount<=notinputregbandinputrega;

endblockdiff;

vcount:block

signalvcountreg:std_logic_vector(9downto0);

signalvz_temp:std_logic;

signallcd_vz:std_logic;

begin

process(clk_seq,lcd_vz)

begin

if(lcd_vz='1')then

vcountreg<=(others=>'0');

elsifclk_seq'eventandclk_seq='1'then

ifclken_vcount='1'then

vcountreg<=vcountreg+1;

endif;

endif;

endprocess;

lcd_vb<='0'whenvcountreg>=600andvcountreg<615

else'1';

lcd_vs<='0'whenvcountreg>=607andvcounreg<610

else'1';

vz_temp<='1'whenvcountreg=615else'0';

lcd_vz<=vz_temporrst_seq;

endblockvcount;

pix_clk<=clk_seq;

lcd_dataen<=lcd_hbandlcd_vb;

lcd_hs_out<=lcd_hs;

lcd_vs_out<=lcd_vs;

endrtl_seq_gen;

這種用VHDL產(chǎn)生掃描時序的方法簡單、易讀,并且易于修改。在代碼中只須修改一些時序參數(shù)就能產(chǎn)生任意時序的波形,具有很好的可重用性。用FPGAExpress3.5半VHDL代碼綜合后,通過Foundation3.1i進行布局和布線,用Foundation提供的門級仿真工具產(chǎn)生的行掃描時序仿真圖。

采用FPGA技術(shù)設(shè)計的AMLCD控制器,大大減少了電路板的尺寸,同時增加了系統(tǒng)可靠性和設(shè)計靈活性。這種用VHDL語言實現(xiàn)現(xiàn)行場掃描時序生成器的方法,具有簡便。易讀和可重用性強的特點。該AMLCD控制器已用Xilinx公司的SpartanII系列器件XC2S50實現(xiàn),并在飛機座艙圖形顯示系統(tǒng)中實現(xiàn)應用。
 

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉