ModelSim/QuestaSim功能及仿真介紹

ModelSim是工業(yè)界最優(yōu)秀的語(yǔ)言仿真器，它提供最友好的調(diào)試環(huán)境，是作FPGA、ASIC設(shè)計(jì)的RTL級(jí)和門級(jí)電路仿真的首選。它支持PC和UNIX、LINUX平臺(tái)，是單一內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真，編譯仿真速度業(yè)界最快，編譯的代碼與平臺(tái)無關(guān)，便于保護(hù)IP核，具有個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)試提供強(qiáng)有力的手段。全面支持VHDL和Verilog語(yǔ)言的IEEE 標(biāo)準(zhǔn)，以及IEEE VITAL 1076.4－95 標(biāo)準(zhǔn)，支持C語(yǔ)言功能調(diào)用, C的模型，基于SWIFT的SmartModel邏輯模型和硬件模型。

ModelSim支持RTL仿真，門級(jí)仿真，時(shí)序仿真：
 
主要特點(diǎn)：

*采用直接編譯結(jié)構(gòu)，編譯仿真速度最快；
*單一內(nèi)核無縫地進(jìn)行VHDL和Verilog混合仿真；
*與機(jī)器和版本無關(guān)，便于數(shù)據(jù)移植和庫(kù)維護(hù)；
*與機(jī)器無關(guān)的編譯代碼編于保護(hù)和利用IP；
*簡(jiǎn)單易用和豐富的圖形用戶界面，快速全面調(diào)試；
*Tcl/Tk用戶可定制仿真器；
*完全支持VHDL/Verilog國(guó)際標(biāo)準(zhǔn),完全支持Verilog 2001；
*支持眾多的ASIC和FPGA廠家?guī)欤?br /> *集成的Performance analyzer幫助分析性能瓶頸，加速仿真；
*靈活的執(zhí)行模式，Debug模式可以進(jìn)行高效的調(diào)試，效率模式大幅度提高仿真速度。
*加強(qiáng)的代碼覆蓋率功能Code coverage，能報(bào)告出statement 、branch、condition、
* expression、toggle、fsm等多種覆蓋率情況，進(jìn)一步提高了測(cè)試的完整性；
*同一波形窗口可以顯示多組波形，并且能進(jìn)行多種模式的波形比較（Wave Compare）；
*先進(jìn)的Signal Spy功能，可以方便地訪問VHDL 或者 VHDL 和Verilog 混合設(shè)計(jì)中的下層模塊的信號(hào)，便于設(shè)計(jì)調(diào)試；
*支持加密IP;
*集成的 C調(diào)試器，支持 用C 語(yǔ)言完成測(cè)試平臺(tái)和模塊；支持64位的OS;

ModelSim用戶界面：
 
ModelSim設(shè)計(jì)流程：
 
ModelSim coverage驗(yàn)證：

ModelSim Dataflow窗口：

QuestaSim是第一個(gè)基于標(biāo)準(zhǔn)的單核驗(yàn)證引擎，集成了一個(gè)HDL模擬器，一個(gè)約束求解器，一個(gè)判斷引擎，功能覆蓋，以及一個(gè)通用的用戶界面。

主要特點(diǎn)：

*內(nèi)建單內(nèi)核仿真器支持SystemVerilog、verilog、VHDL、PSL以及SystemC。

*內(nèi)建約束解釋器支持Constrained-random激勵(lì)生成，以實(shí)現(xiàn)Testbench-Automation；

*支持基于PSL，SystemVerilog語(yǔ)言斷言的功能驗(yàn)證，支持業(yè)界最著名的0-in Checkware 斷言庫(kù)功能驗(yàn)證

*集成化支持功能覆蓋率檢查與分析

*高性能的RTL和Gate-level仿真速度 

*支持用SystemVerilog和SystemC實(shí)現(xiàn)高層次testbench設(shè)計(jì)與調(diào)試

*高性能集成化的混合語(yǔ)言調(diào)試環(huán)境加速對(duì)混合驗(yàn)證語(yǔ)言；（SystemVerilog，SystemC，PSL，VHDL，Verilog）的交叉調(diào)試與分析

*基于標(biāo)準(zhǔn)的解決方案能支持所有的流程，便于保護(hù)驗(yàn)證上的投資

*提供最高性價(jià)比的功能驗(yàn)證解決方案
 
Questa AFV提供真正的混合語(yǔ)言驗(yàn)證
Questa AFV是以混合語(yǔ)言流程 (mixed language flow) 為目標(biāo)的單核心驗(yàn)證解決方案，
它同時(shí)支持SystemVerilog、VHDL、PSL和SystemC，使設(shè)計(jì)人員能夠選擇最合適的語(yǔ)言。
除此之外，與SystemVerilog驗(yàn)證能力的緊密連結(jié)，并將其用于受限隨機(jī)
（constrainedrandom)測(cè)試平臺(tái)的產(chǎn)生以及功能覆蓋率的驗(yàn)證也對(duì)VHDL使用者大有好處。
QuestaSim用戶界面與ModelSim類似，命令也完全兼容。

QuestaSim Coverage檢查：
 
QuestaSim DPI Use Flow：