基于FPGA的逆變控制系統(tǒng)的研究
摘要:在研究Delta變換型UPS拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上,通過改進(jìn)逆變器的控制方法,提出了一種基于現(xiàn)場可編程門陣列(FPGA)的SPWM控制器實現(xiàn)方案。該控制器具有載波、調(diào)制波的頻率和幅度均可在線調(diào)節(jié),死區(qū)時間可預(yù)置,并具有閉環(huán)調(diào)節(jié)功能等特點。整個電路通過FPGA芯片實現(xiàn),采用硬件描述語言(VHDL)與原理圖輸入相結(jié)合的方法,完成了整個功能模塊的設(shè)計,使得控制系統(tǒng)更加簡單可靠。對所設(shè)計的控制器進(jìn)行了功能和時序仿真,仿真結(jié)果驗證了設(shè)計的正確性和可行性。
關(guān)鍵詞:Delta變換型UPS;現(xiàn)場可編程門陣列;正弦脈寬調(diào)制;逆變器
0 引言
UPS(Uninterrupted Power Suapply)又稱為不間斷電源,它通常被置于市電電網(wǎng)和用電負(fù)載之間,其目的是改善對負(fù)載的供電質(zhì)量,并在市電故障時,保證負(fù)載設(shè)備的正常運行。隨著電力電子技術(shù)的發(fā)展,一種全新的UPS拓?fù)浔惶岢?,即Delta變換型UPS。這種UPS由兩個變換器構(gòu)成,既保留了傳統(tǒng)在線式UPS的全部在線功能和輸出電壓高質(zhì)量,又使得很多關(guān)鍵性能指標(biāo)得到改善,不僅消除了對電網(wǎng)的污染,更重要的是輸出能力高、可靠性強(qiáng),可以說是目前比較理想的UPS系統(tǒng)。
除了主功率拓?fù)湟酝?,UPS的控制部分對其整體性能的影響也是至關(guān)重要的。當(dāng)今逆變控制器多以通用微處理器(DSP/MCU)為核心進(jìn)行全數(shù)字化控制,這種以軟件為主的方案較大程度上依賴于微處理器的性能,從而限制了逆變器性能的發(fā)揮。FPGA以其可靠性高、功耗低、保密性強(qiáng)、靈活的程序設(shè)計等特點,大大簡化了控制系統(tǒng)結(jié)構(gòu),并可實現(xiàn)多種高速算法,具有較高的性價比。與由純軟件控制的數(shù)字系統(tǒng)相比,它用硬件連線實現(xiàn)算法,加快了運算速度,可以實現(xiàn)真正意義上的并行計算,提高了系統(tǒng)抗干擾性能。為此,近幾年來逆變控制器的FPGA實現(xiàn)技術(shù)的研究越來越受到關(guān)注,已成為逆變控制器發(fā)展的新方向之一。
1 Delta變換型UPS的結(jié)構(gòu)
Delta變換型UPS主要由Delta變壓器、Delta逆變器、主逆變器、主靜態(tài)開關(guān)、旁路靜態(tài)開關(guān)、輸入/輸出濾波器及蓄電池組等部分構(gòu)成(見圖1)。Delta逆變器通過Delta變壓器串聯(lián)在市電電源與負(fù)載之間,其容量約為系統(tǒng)總?cè)萘康?0%,主逆變器并聯(lián)在系統(tǒng)輸出端,其容量等于UPS系統(tǒng)容量。當(dāng)輸入電源電壓波動小于±15%,頻率波動小于±3%時,由Delta逆變器和市電電源共同對負(fù)載供電,其穩(wěn)壓精度為±1%(其中85%~100%來自市電電源,0%~15%來自Delta逆變器);當(dāng)輸入電源超過上述電壓和頻率范圍時,系統(tǒng)轉(zhuǎn)入蓄電池供電方式,由主逆變器為負(fù)載提供100%的不間斷純凈正弦波電源。市電正常時,Delta逆變器只需補(bǔ)償與市電電壓和系統(tǒng)輸出電壓差有關(guān)的功率,故損耗小,效率高,功率余量大,過載能力強(qiáng)。
2 SPWM控制器的硬件實現(xiàn)
在Delta變換型UPS的各個組成部分中,最關(guān)鍵的部分是逆變器,對逆變器的控制在很大程度上決定了整個電源的性能?,F(xiàn)采用FPGA完成了SPWM控制器的設(shè)計,整體框圖如圖2所示,主要包括:標(biāo)準(zhǔn)正弦信號產(chǎn)生模塊、三角波產(chǎn)生模塊、SPWM信號產(chǎn)生模塊、A/D控制模塊及反饋模塊等。下面采用VHDL語言對每一個模塊進(jìn)行RTL級代碼設(shè)計。
2.1 標(biāo)準(zhǔn)正弦信號產(chǎn)生模塊
采用DDS技術(shù)將一個完整周期的正弦波1 024等分后,把數(shù)據(jù)存儲到ROM中,在每次系統(tǒng)時鐘的上升沿到來時,相位累加器(32位)將頻率控制字與相位輸出值相加,取累加器的高10位作為地址進(jìn)行ROM查表,調(diào)用ROM中的數(shù)據(jù)即可實現(xiàn)正弦信號。
正弦輸出信號的頻率f0由系統(tǒng)時鐘頻率fs與頻率控制字K共同決定:
其中頻率控制字K通過鍵盤輸入,因此可通過改變頻率控制字來改變輸出信號的頻率,從而得到頻率可調(diào)的正弦波信號。
該系統(tǒng)需要三個相位彼此相差120°的SPWM脈沖信號。傳統(tǒng)設(shè)計需要在FPGA內(nèi)部存儲三個正弦函數(shù)表,非常浪費芯片的邏輯資源。本文只對A相進(jìn)行離散化處理,另外兩相依據(jù)相位差±120°,即取B相時,將A相時刻的地址位加上1/3的周期約341,取C相時,將A相時刻的地址位減去1/3的周期約341即可。
2.2 三角波產(chǎn)生模塊
這里通過一個10位的可逆計數(shù)器來產(chǎn)生數(shù)字化的三角波??赡嬗嫈?shù)器對系統(tǒng)時鐘不斷地進(jìn)行計數(shù),先執(zhí)行加法從0計數(shù)到1 024,再執(zhí)行減法從1 024到0,周而復(fù)始,生成數(shù)字化三角載波。
2.3 反饋模塊
為了保證輸出電壓的穩(wěn)定,采用電壓瞬時值反饋,將逆變器輸出的電壓瞬時值按一定比例采樣處理后,與標(biāo)準(zhǔn)正弦形狀的逆變器輸出基準(zhǔn)電壓相減,以得到瞬時的輸出電壓誤差,然后再對此誤差進(jìn)行比例積分調(diào)節(jié),并將其作為調(diào)制波與三角載波進(jìn)行比較得到SPWM脈沖。由于跟蹤的是瞬時電壓的變化,其輸出波形畸變較低。
2.4 SPWM信號產(chǎn)生模塊
采用雙極性自然采樣法,將FPGA生成的 3 路正弦波與三角波進(jìn)行數(shù)字量比較。當(dāng)正弦波數(shù)值大于等于三角波數(shù)值時,比較器輸出高電平;當(dāng)正弦波數(shù)值小于三角波數(shù)值時,比較器輸出低電平,從而產(chǎn)生6路SPWM波。由于開關(guān)器件的開關(guān)速率限制,為了防止上下橋臂產(chǎn)生直通現(xiàn)象而損壞開關(guān)器件,在產(chǎn)生SPWM波時要設(shè)置死區(qū)時間。
本模塊的設(shè)計采用狀態(tài)機(jī)的設(shè)計方法,將反饋模塊輸出的調(diào)制波幅值取為sin,三角波計數(shù)器的計數(shù)值為tri,死區(qū)時間控制量為ed,在生成SPWM波的過程中,設(shè)置4個狀態(tài)S0,S1,S2,S3。
(1)S0狀態(tài)為三角波計數(shù)器增計數(shù),且tri=sin,雙路輸出DH,DL均為0;延時一段時間,進(jìn)入S1狀態(tài);
(2)S1狀態(tài)為三角波計數(shù)器增計數(shù),且tri=sin+ed,DH輸出為0,DL輸出為1;延時一段時間,進(jìn)入S2狀態(tài);
(3)S2狀態(tài)為三角波計數(shù)器減計數(shù),且tri=sin,雙路輸出DH,DL均為0;延時一段時間,進(jìn)入S3狀態(tài);
(4)S3狀態(tài)為三角波計數(shù)器減計數(shù),且tri=sin-ed,DH輸出為1,DL輸出為0;延時一段時間,進(jìn)入S0狀態(tài)。
更改ed值就可以實現(xiàn)任意死區(qū)的控制,死區(qū)時間的選取取決于逆變電路的設(shè)計要求。仿真波形如圖3所示。
2.5 系統(tǒng)仿真
完成各個模塊代碼設(shè)計后,對SPWM控制系統(tǒng)進(jìn)行仿真。根據(jù)需要,取調(diào)制波頻率為400Hz,載波頻率為20 kHz,仿真結(jié)果如圖4所示,可以看出輸出信號DHA,DLA,DHB,DLB,DHC,DLC都是按正弦規(guī)律變化的,設(shè)計滿足要求。
3 結(jié)語
本文在研究Delta變換型UPS拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上,通過FPGA實現(xiàn)了數(shù)字化SPWM逆變控制器的設(shè)計,仿真結(jié)果基本滿足系統(tǒng)的要求。與傳統(tǒng)控制電路相比,該控制器具有速度快、精度高、通用性強(qiáng),性能穩(wěn)定、結(jié)構(gòu)緊湊、研制周期短等優(yōu)點??梢愿鶕?jù)需要在線調(diào)節(jié)輸出頻率,死區(qū)時間等值,系統(tǒng)更具人性化。該控制器可以廣泛應(yīng)用于電力電子器件的驅(qū)動控制,具有很好的應(yīng)用價值,為課題的后續(xù)研究奠定了基礎(chǔ)。