摘要：電磁兼容是衡量電子產(chǎn)品的一項主要指標，其中產(chǎn)品中PCB的布線、元件的布局等既是干擾源又是被干擾時象。如何減少消弱這些電磁干擾，是提高產(chǎn)品電磁兼容的關鍵。文章從PCB板的設計、PCB元件布局、布線等方面進行設計，以達到提高電子產(chǎn)品抗電磁干擾的能力。
隨著電氣時代的發(fā)展，人類生活環(huán)境中各種電磁波源越來越多，例如無線電廣播、電視、微波通信;家庭用的電器;輸電線路的工頻電磁場;高頻電磁場等。當這些電磁場的場強超過一定限度、作用時間足夠長時，就可能危及人體健康;同時還會干擾其他電子設備和通信。對此，都需要進行防護。對電子產(chǎn)品開發(fā)，生產(chǎn)、使用過程中常常提出電磁干擾、屏蔽等概念。電子產(chǎn)品正常運行時其核心是電路板及其安裝在上面的元器件、零部件等之間的一個協(xié)調(diào)工作過程。要提高電子產(chǎn)品的性能指標減少電磁干擾的影響是非常重要的。
1 PCB板設計
印制線路板(PCB)是電子產(chǎn)品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接，它是各種電子設備最基本的組成部分，PCB的性能直接關系到電子設備質(zhì)量、性能的好壞。隨著集成電路、SMT技術(shù)、微組裝技術(shù)的發(fā)展，高密度、多功能的電子產(chǎn)品越來越多，致使PCB上導線布設復雜、零件、元件繁多、安裝密集，必然使它們之間的干擾越來越嚴重，所以，抑制電磁干擾問題也就成為一個電子系統(tǒng)能否正常工作的關鍵。同樣，隨著電于技術(shù)的發(fā)展，PCB的密度越來越高，PCB設計的好壞對電路的干擾及抗干擾能力影響很大。要使電子電路獲得最佳性能，除了元器件的選擇和電路設計之外，良好的 PCB的設計在電磁兼容性中也是一個非常重要的因素。
1.1 合理PCB板層設計
根據(jù)電路的復雜程度，合理選擇PCB的板層數(shù)理能有效降低電磁干擾，大幅度降低PCB體積和電流回路及分支走線的長度，大幅度降低信號間的交叉干擾。實驗表明，同種材料時，四層板比雙層板的噪聲低20dB，但是，板層數(shù)越高，制造工藝越復雜，制造成本越高。在多層板布線中，相鄰層之間最好采用 “井”字形網(wǎng)狀布線結(jié)構(gòu)，即相鄰層各自走線的方向相互垂直。例如，印制板的上面面橫向布線，下一面縱向布線，再用過孔相連。
1.2 合理PCB尺寸設計
PCB板尺寸過大時，將會導致印制導線增長，阻抗增加，抗噪聲能力下降，設備體積增大成本也相應增加。如果尺寸過小，則散熱不好，且鄰近線條易受干擾?？偟膩碚f，在機械層(Mechanical Layer)確定物理邊框即PCB的外形尺寸，禁止布線層(Keepout Layer)確定布局和布線的有效區(qū)。一般根據(jù)電路的功能單元的多少，對電路的全部元器件進行總體，最后確定PCB板的最佳形狀和尺寸。通常選用矩形，長寬比為3：2。電路板面尺寸大于150 mmx200 mm時應考慮電路板的機械強度。
2 PCB的布置
在PCB設計中，產(chǎn)品設計師往往只注重提高密度，減小占用空間，制作簡單，或追求美觀，布局均勻，忽視了線路布局對電磁兼容性的影響，使大量的信號輻射到空間形成相互干擾。一個拙劣的PCB布線能導致更多的電磁兼容問題，而不是消除這些問題。
電子設備中數(shù)字電路、模擬電路以及電源電路的元件布局和布線其特點各不相同，它們產(chǎn)生的干擾以及抑制干擾的方法不相同。高頻、低頻電路由于頻率不同，其干擾以及抑制干擾的方法也不相同。所以在元件布局時，應該將數(shù)字電路、模擬電路以及電源電路分別放置，將高頻電路與低頻電路分開。有條件的應使之各自隔離或單獨做成一塊電路板。布局中還應特別注意強、弱信號的器件分布及信號傳輸方向途徑等問題。
2.1 PCB的元件布置
PCB元器件的布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題。原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分(如繼電器，大電流開關等)這3 部分合理地分開，使相互間的信號耦合為最小。
時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。如有可能，應另做電路板，這一點十分重要。
PCB元器件通用布局要求：電路元件和信號通路的布局必須最大限度地減少無用信號的相互耦合。
1)低電平信號通道不能靠近高電平信號通道和無濾波的電源線，包括能產(chǎn)生瞬態(tài)過程的電路。
2)將低電平的模擬電路和數(shù)字電路分開，避免模擬電路、數(shù)字電路和電源公共回路產(chǎn)生公共阻抗耦合。
3)高、中、低速邏輯電路在PCB上要用不同區(qū)域。
4)安排電路時要使得信號線長度最小。
5)保證相鄰板之間、同一板相鄰層面之間、同一層面相鄰布線之間不能有過長的平行信號線。
6)電磁干擾(EMI)濾波器要盡可能靠近電磁干擾源，并放在同一塊線路板上。
7)DC/DC變換器、開關元件和整流器應盡可能靠近變壓器放置，以使其導線長度最小。
8)盡可能靠近整流二極管放置調(diào)壓元件和濾波電容器。
9)印制板按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件之間的距離要再遠一些。
10)對噪聲敏感的布線不要與大電流，高速開關線平行。
11)元件布局還要特別注意散熱問題，對于大功率電路，應該將那些發(fā)熱元件如功率管、變壓器等盡量靠邊分散布局放置，便于熱量散發(fā)，不要集中在一個地方，也不要高電容太近以免使電解液過早老化。
2.2 PCB的布線
一個PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預浸處理的多層結(jié)構(gòu)。在多層PCB中，為了方便調(diào)試，會把信號線布在最外層。
在高頻情況下，印刷線路板上的走線、過孔、電阻、電容、接插件的分布電感與分布電容等不可忽略。電阻會產(chǎn)生對高頻信號的反射和吸收。走線的分布電容也會起作用。當走線長度大于噪聲頻率相應波長的1/20時，就產(chǎn)生天線效應，噪聲通過走線向外發(fā)射。
印刷線路板的導線連接大多通過過孔完成。一個過孔可帶來約0.5 pF的分布電容，減少過孔數(shù)能顯著提高速度。
一個集成電路本身的封裝材料引入2～6 pF電容。一個線路板上的接插件，有520 nH的分布電感。一個雙列直插的24引腳集成電路插座，引入4～18 nH的分布電感。
避免PCB布線分布參數(shù)影響而應該遵循的一般要求：
1)增大走線的間距以減少電容耦合的串擾。
2)雙面板布線時，兩面的導線宜相互垂直、斜交、或彎曲走線，避免相互平行，以減小寄生耦合;作為電路的輸入及輸出用的印制導線應盡量避兔相鄰平行，以免發(fā)生回授，在這些導線之間最好加接地線。
3)將敏感的高頻線布在遠離高噪聲電源線的地方以減少相互之間的耦合;高頻數(shù)字電路走線細一些、短一些。
4)加寬電源線和地線以減少電源線和地線的阻抗。
5)盡量使用45°折線而不用90°折線布線以減小高頻信號對外的發(fā)射和耦合。
6)地址線或者數(shù)據(jù)線，走線長度差異不要太大，否則短線部分要人為走彎線作補償。
7)大電流信號、高電壓信號與小信號之間應該注意隔離(隔離距離與要承受的耐壓有關，通常情況下在2 kV時板上要距離2 mm，在此之上以比例算還要加大，例如若要承受3 kV的耐壓測試，則高低壓線路之間的距離應在3.5 mm以上，許多情況下為避免爬電，還在印制線路板上的高低壓之間開槽)。
3 PCB中的電路設計
在設計電子線路時，比較多考慮的是產(chǎn)品的實際性能，而不會太多考慮產(chǎn)品的電磁兼容特性和電磁干擾的抑制及電磁抗干擾特性。在利用電路原理圖進行 PCB的排版時為達到電磁兼容的目的，必須采取必要的措施，即在其電路原理圖的基礎上增加必要的附加電路，以提高其產(chǎn)品的電磁兼容性能。實際PCB設計中可采用以下電路措施：
1)可用在PCB走線上串接一個電阻的辦法，降低控制信號線上下沿跳變速率。
2)盡量為繼電器等提供某種形式的阻尼(高頻電容、反向二極管等)。
3)對進入印制板的信號要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
4)MCU無用端要通過相應的匹配電阻接電源或接地，或定義成輸出端。集成電路上該接電源、地的端都要接，不要懸空。
5)閑置不用的門電路輸入端不要懸空，而是通過相應的匹配電阻接電源或接地。閑置不用的運放正輸入端接地，負輸入端接輸出端。
6)為每個集成電路設一個高頻去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
7)用大容量的鉭電容或聚酯電容而不用電解電容作電路板上的充放電儲能電容。使用管狀電容時，外殼要接地。
4 結(jié)論
隨著科技的日益發(fā)展，各種電子設備的小型化、智能化，已成為主流趨勢。同時，電子產(chǎn)品或設備運行的環(huán)境也會越來越復雜，抗干擾技術(shù)和電磁兼容技術(shù)也要求不斷發(fā)展和成熟。
下載文檔
