現(xiàn)代eda技術(shù)的特點及作用淺談

隨著計算機技術(shù)和集成電路的飛速發(fā)展，電子技術(shù)面臨著嚴(yán)峻的挑戰(zhàn)。由于電子產(chǎn)品的研發(fā)周期不斷縮短，專用集成電路（ASIC）的設(shè)計面臨著設(shè)計周期越來越短與設(shè)計難度不斷提高的矛盾。為了解決這一矛盾，就有必要采用新的電子電路設(shè)計方法和相應(yīng)的設(shè)計工具，在此情況下，EDA （E1echonics Design AutomaTIon，即電子設(shè)計自動化）技術(shù)也就應(yīng)運而生。

本文主要詳談EDA技術(shù)的特點及作用，首先介紹了EDA技術(shù)的發(fā)展歷程，其次闡述了特點及作用，最后介紹了EDA技術(shù)的發(fā)展趨勢，具體的跟隨小編來了解一下。

EDA是電子設(shè)計自動化（Electronic Design AutomaTIon）的縮寫，是從CAD（計算機輔助設(shè)汁）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術(shù)是以計算機為工具，集數(shù)據(jù)庫、圖形學(xué)、圖論與拓?fù)溥壿嫞嬎銛?shù)學(xué)，優(yōu)化理論等多學(xué)科最新理論于一體，是計算機信息技術(shù)、微電子技術(shù)、電路理論、信息分析與信號處理的結(jié)晶。

11）初級階段：早期階段即是CAD（Computer Assist Design）階段，大致在20世紀(jì)70年代，當(dāng)時中小規(guī)模集成電路已經(jīng)出現(xiàn)，傳統(tǒng)的手工制圖設(shè)計印刷電路板和集成電路的方法效率低、花費大、制造周期長。人們開始借助于計算機完成印制電路板-PCB設(shè)計，將產(chǎn)品設(shè)計過程中高重復(fù)性的繁雜勞動如布圖布線工作用二維平砸圖形編輯與分析的CAD工具代替，主要功能是交互圖形編輯，設(shè)計規(guī)則檢查，解決晶體管級版圖設(shè)計.PCB布局布線、門級電路模擬和測試。

2）發(fā)展階段：20世紀(jì)80年代是EDA技術(shù)的發(fā)展和完善階段，即進入到CAE（Computer Assist Engineering Design）階段。由于集成電路規(guī)模的逐步擴大和電子系統(tǒng)的日趨復(fù)雜，人們進一步開發(fā)設(shè)計軟件，將各個CAD工具集成為系統(tǒng)，從而加強了電路功能設(shè)計和結(jié)構(gòu)設(shè)計，該時期的EDA技術(shù)已經(jīng)延伸到半導(dǎo)體芯片的設(shè)汁，生產(chǎn)出可編程半導(dǎo)體芯片。

3）成熟階段：20世紀(jì)90年代以后微電子技術(shù)突飛猛進，一個芯片上可以集成幾百萬、幾千萬乃至上億個晶體管，這給EDA技術(shù)提出了更高的要求，也促進了EDA技術(shù)的大發(fā)展。各公司相繼開發(fā)出了大規(guī)模的EDA軟件系統(tǒng)，這時出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的EDA技術(shù)。

EDA代表了當(dāng)今電子設(shè)計技術(shù)的最新發(fā)展方向，電子設(shè)計工程師們可以利用EDA工具設(shè)計復(fù)雜電子系統(tǒng)，通過計算機來完成大量繁瑣的設(shè)計工作，即就是將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖的整個過程都在計算機上自動處理完成。該技術(shù)具有以下一些特點：

1、自頂向下的設(shè)計方法。

“自頂向下”（Top- Down）是一種全新的設(shè)計方法，這種設(shè)計方法從設(shè)計的總體要求入手，自頂向下將整個系統(tǒng)設(shè)計劃分為不同的功能子模塊，即在頂層進行功能方劃分和結(jié)構(gòu)設(shè)計。這樣可以在方框圖一級就進行仿真和糾錯，并能用硬件描述語言對高層次的系統(tǒng)行為進行描述，從而在系統(tǒng)一級就能進行驗證，然后由EDA綜合工具完成到工藝庫的映射。由于設(shè)計的主要仿真和糾錯過程是在高層次上完成的，這種方法有利于在早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，從而避免設(shè)計工作中的浪費，同時也大大減少了邏輯功能仿真的工作量，提高了設(shè)計效率。

2、可編程邏輯器件PLD

可編程邏輯器件是一種由用戶編程以實現(xiàn)某種電子電路功能的新型器件，PLD 可分為低密度和高密度兩種。其中低密度 PLD 器件的編程都需要專用的編程器，屬于半定制的專用集成電路器件，而高密度 PLD 就是EDA 技術(shù)中經(jīng)常用到的復(fù)雜可編程邏輯器件（CPLD）、現(xiàn)場可編程門陣列（FPGA）以及在系統(tǒng)可編程邏輯器件（ISP-PLD）等，它們屬于全定制ASIC 芯片，編程時僅需以 JTAG 方式與計算機并口相連即可。

3、硬件描述語言

硬件描述語言（HDL- Hardware DescripTIon Language）是一種用于設(shè)計硬件電子系統(tǒng)的計算機高級語言，就是用軟件編程的方式來描述復(fù)雜電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。硬件描述語言是EDA技術(shù)的重要組成部分，是EDA設(shè)計開發(fā)中很重要的軟件工具。其中VHDL即超高速集成電路硬件描述語言，是電子設(shè)計中主流的硬件描述語言，用VHDL進行電子系統(tǒng)設(shè)計的一個優(yōu)點是使設(shè)計者可以專心致力于其功能的實現(xiàn)，而不需要對與工藝有關(guān)的因素上花費過多的時間和精力。

1、驗證電路設(shè)計方案的正確性

設(shè)計方案確定之后，首先采用系統(tǒng)仿真或結(jié)構(gòu)模擬的方法驗證設(shè)計方案的可行性，這只要確定系統(tǒng)各個環(huán)節(jié)的傳遞函數(shù)（數(shù)學(xué)模型）便可實現(xiàn)。仿真之后對構(gòu)成系統(tǒng)的各電路結(jié)構(gòu)進行模擬分析，以判斷電路結(jié)構(gòu)設(shè)計的正確性及性能指標(biāo)的可實現(xiàn)性。這種量化分析方法對于提高工程設(shè)計水平和產(chǎn)品質(zhì)量，具有重要的指導(dǎo)意義。

2、電路特性的優(yōu)化設(shè)計

元器件的容差和工作環(huán)境溫度將對電路的穩(wěn)定性產(chǎn)生影響。傳統(tǒng)的設(shè)計方法很難對這種影響進行全面的分析，也就很難實現(xiàn)整體的優(yōu)化設(shè)計。EDA技術(shù)中的溫度分析和統(tǒng)計分析功能可以分析各種溫度條件下的電路特性，便于確定最佳元件參數(shù)、最佳電路結(jié)構(gòu)以及適當(dāng)?shù)南到y(tǒng)穩(wěn)定裕度，真正做到優(yōu)化設(shè)計。

3、實現(xiàn)電路特性的模擬測試

電子電路設(shè)計過程中，大量的工作是數(shù)據(jù)測試和特性分析。但是受測試手段和儀器精度所限，測試問題很多。采用EDA技術(shù)后，可以方便地實現(xiàn)全功能測試。

隨著科技水平的提高，電子產(chǎn)品的更新?lián)Q代日新月異，而EDA技術(shù)作為各類電子產(chǎn)品研發(fā)的源動力，自然而然成為現(xiàn)代電子系統(tǒng)設(shè)計的核心。

進入21世紀(jì)以來，電子技術(shù)已經(jīng)全方位納入到EDA領(lǐng)域，EDA技術(shù)使得電子領(lǐng)域各學(xué)科之間的界限愈加模糊，相互間互為包容，其發(fā)展趨勢主要表現(xiàn)在以下幾個方面：EDA技術(shù)要生存就必須適應(yīng)市場發(fā)展趨勢，要專注于技術(shù)創(chuàng)新，而EDA產(chǎn)品技術(shù)創(chuàng)新的重點將體現(xiàn)在系統(tǒng)級驗證及可制造性設(shè)計（DFM ）兩大領(lǐng)域；使電子設(shè)計成果將以自主知識產(chǎn)權(quán)（IP）的方式得以明確表達和確認(rèn)，IP的合理應(yīng)用是產(chǎn)品設(shè)計流程得以加速的一個有效途徑。一體化的設(shè)計工具平臺使用戶受益于統(tǒng)一的用戶界面，避免了在不同的工具之間進行數(shù)據(jù)相互轉(zhuǎn)換等繁瑣的操作過程；描述語言一直是EDA業(yè)中重要的一環(huán)，然而隨著IC復(fù)雜度的不斷提高，從更高層次入手對系統(tǒng)進行描述是描述語言未來的發(fā)展方向；隨著EDA技術(shù)在全世界范圍內(nèi)的飛速發(fā)展，使得基于Linux環(huán)境的EDA技術(shù)將成為電路設(shè)計領(lǐng)域的主流。

EDA技術(shù)應(yīng)用廣泛，如今已涉及到各行各業(yè)，EDA技術(shù)水平也在不斷提高，設(shè)計工具趨于完美，EDA市場也日趨成熟。