用混合信號(hào)FPGA控制電壓攀升率

隨著工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標(biāo)準(zhǔn)配合，I/O接口的工作電平往往與核心部分不同，一般都高于核心部分的工作電壓。器件通常支持電平各不相同 (1.8V、2.5V 或 3.3V)的多個(gè)I/O組件。為能重新配置器件或?qū)ζ骷匦戮幊?，通常還需要支持另外一個(gè)電源。顯然，這些電源間相互關(guān)聯(lián)，以及電源數(shù)量的增加，會(huì)大大增加板級(jí)電源管理的復(fù)雜性。

采用現(xiàn)場(chǎng)可編程門陣列 (FPGA)、數(shù)字信號(hào)處理器 (DSP) 和專用集成電路 (ASIC) 的設(shè)計(jì)可能需要4到5個(gè)，甚至更多的電源，需要按照預(yù)先設(shè)定的順序和電壓攀升率完成上電，從而避免諸如閉鎖、涌流或I/O口爭(zhēng)奪等問題。此外，許多應(yīng)用都要求上電順序和電壓攀升率可調(diào)節(jié)，以適應(yīng)不同的應(yīng)用情況。

為了滿足這些應(yīng)用要求，功率系統(tǒng)管理部分必須具備上電即用的能力，這樣，它才能對(duì)多個(gè)模擬電壓輸入進(jìn)行采樣和監(jiān)控。功率系統(tǒng)的管理器要基于系統(tǒng)需求，以適當(dāng)?shù)碾妷号噬薯樞騿?dòng)多個(gè)電源。該管理器還需具靈活性，能調(diào)節(jié)出不同的上電順序和電壓攀升率，并記住上電順序和電壓攀升率控制中使用的參數(shù)。

具有上電即用功能的混合信號(hào)FPGA在這種類型的功率管理控制上具有很多優(yōu)勢(shì)。這種FPGA在單芯片中集成了大容量的嵌入 Flash內(nèi)存塊、可編程邏輯和可配置模擬構(gòu)件。由于集成了大容量的嵌入Flash內(nèi)存塊，因此能讓設(shè)計(jì)人員實(shí)現(xiàn)眾多的任務(wù)，包括記錄系統(tǒng)歷史運(yùn)行性能、更新工作參數(shù)、監(jiān)視系統(tǒng)參數(shù)以預(yù)見可能發(fā)生的故障 (即預(yù)報(bào)功能)、EEPROM仿真，以及啟動(dòng)代碼存儲(chǔ)。除電源管理外，這種器件還能被用于控制開關(guān)電壓的攀升率。這種FPGA對(duì)模擬系統(tǒng)進(jìn)行適當(dāng)配置，可實(shí)現(xiàn)對(duì)多達(dá)30路模擬信號(hào)進(jìn)行采樣和監(jiān)視；同時(shí)利用柵極驅(qū)動(dòng)電流能控制多個(gè)電源的上電順序和電壓攀升率的可編程特性，控制多達(dá)10個(gè)柵極驅(qū)動(dòng)電路。

利用混合信號(hào) FPGA (如 Actel 的 Fusion PSC) 的這種可編程?hào)艠O驅(qū)動(dòng)電路來控制電源電壓的攀升率，四線模擬 I/O 結(jié)構(gòu) (參見圖 1) 是個(gè)關(guān)鍵。四線模擬 I/O 由 4 個(gè) I/O 端構(gòu)成，包括模擬電壓輸入 (AV)、模擬電流輸入 (AC)、模擬溫度輸入 (AT)，以及單柵極驅(qū)動(dòng)輸出 (AG)。AV、AC 和 AT 用于在將模擬信號(hào)送到可配置的 12 位逐次逼近寄存器 (SAR) 實(shí)現(xiàn)的模數(shù)轉(zhuǎn)換器 (ADC) 前，對(duì)信號(hào)進(jìn)行預(yù)調(diào)。四線模擬輸入的電壓承受能力達(dá) 12 V ± 10%。該四線模擬結(jié)構(gòu)在預(yù)定標(biāo)值、正負(fù)電壓范圍，以及 I/O 功能上有很大的可配置范圍。

圖1：四線模擬I/O結(jié)構(gòu)

如果設(shè)計(jì)人員能采用這種四線模擬結(jié)構(gòu)和ADC，混合信號(hào)FPGA就可為實(shí)現(xiàn)上電順序管理和電壓攀升率控制提供智能、簡(jiǎn)潔及靈活的解決方案。這種方案不需要外接電阻網(wǎng)絡(luò)、比較電路或MOSFET驅(qū)動(dòng)電路之類的部件，因而能大幅節(jié)省板卡空間和降低系統(tǒng)成本。而且，還能實(shí)現(xiàn)真正的上電順序管理，且不依賴于主電源的上升時(shí)間。

要實(shí)現(xiàn)對(duì)上電順序和上電電壓攀升率的控制，可配置混合信號(hào)FPGA，使其不斷地監(jiān)視各個(gè)電源。該FPGA能根據(jù)用戶定義的條件來開啟功率MOSFET管，為負(fù)載提供所需的功率。用戶可利用其電壓監(jiān)視功能，及預(yù)先定義的電源開啟條件，在另一電源達(dá)到某一電平時(shí)開啟該電源，或在另一電源開啟后經(jīng)一定延遲后再開啟該電源。同時(shí)，用戶還可選擇柵極驅(qū)動(dòng)電流來控制各個(gè)電源的上電攀升率；這個(gè)功能是針對(duì)外部的P型或N型MOSFET而設(shè)計(jì)。

圖1所示為典型的功率控制配置。在該配置中，AV和AC代表供電側(cè)或電源，AT在負(fù)載側(cè)，并有一個(gè)由AG輸出控制的外接MOSFET來控制供給負(fù)載的功率。AV監(jiān)視電源電壓。

一旦電源達(dá)到用戶設(shè)定的電平并穩(wěn)定下來，就可用AG來開啟MOSFET，使負(fù)載側(cè)上電。柵極驅(qū)動(dòng)是可配置的電流源，需要有一個(gè)上拉電阻或下拉電阻 (見圖2)。AG和外接功率MOSFET決定負(fù)載側(cè)電源的開關(guān)電壓攀升率。我們將通過下面給出的例子來說明如何確定和控制這個(gè)攀升率。

點(diǎn)此下載全文PDF資料：用混合信號(hào)FPGA控制電壓攀升率.pdf