CPLD/FPGA器件的配置方法

CPLD和FPGA都支持邊界掃描（JTAG）模式，JTAG端口用于邊界掃描測試、器件配置、應(yīng)用診斷等，符合IEEE 1532/IEEE 1149，1規(guī)范。每個(gè)CPLD/FPGA器件都有專用的JTAG端口，JTAG端口有4個(gè)引腳，具體描述見表1。

通過JTAG下載線將CPLD/FPGA器件與計(jì)算機(jī)連接起來，就可以將配置文件下載到器件中，如圖1所示。圖2給出一個(gè)系統(tǒng)中同時(shí)存在CPLD、FPGA和配置芯片時(shí)JTAG連線的結(jié)構(gòu)圖，可以分別將對應(yīng)的配置文件下載到這些器件里。

表1 JTAG引腳說明圖1 JTAG下載線連接實(shí)物圖

由于CPLD器件是基于E2PROM或Flash技術(shù)的，所以直接將配置文件下載到CPLD器仵中，就可以脫離計(jì)算機(jī)獨(dú)立運(yùn)行了，斷電也不會(huì)丟失信息。而基于SRAM的FPCA器件斷電后會(huì)丟失信息，所以需要配置芯片存儲(chǔ)配置信息，上電時(shí)將配置信息加載到FPGA器件中，就可使FPGA器件獨(dú)立運(yùn)行。配置芯片中存儲(chǔ)的配置信息也是通過JTAG下載線下載的，如圖2所示。FPGA器件還支持以下幾種配置模式，如圖3、圖4和圖5所示。

圖2 JTAG連接結(jié)構(gòu)圖

圖3 主模式和從模式串行配置連接圖

圖4 從模式并行配置連接圖

圖5 主模式并行配置連接圖

歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）