123,123

[導讀]輸入／輸出模塊(I/O Block)用于實現(xiàn)功能模塊與輸入/輸出引腳之間的連接。與其他廠家的CPLD相比，CoolRunner-II器件的輸入/輸出特性包括速度、功耗及接口標準等方面都有較大的改進和提高，特別是至少兩個Bank的分塊結(jié)

輸入／輸出模塊(I/O Block)用于實現(xiàn)功能模塊與輸入/輸出引腳之間的連接。與其他廠家的CPLD相比，CoolRunner-II器件的輸入/輸出特性包括速度、功耗及接口標準等方面都有較大的改進和提高，特別是至少兩個Bank的分塊結(jié)構(gòu)(借鑒了FPGA的IOB結(jié)構(gòu))極大地提高了系統(tǒng)設計的靈活性。每個塊有自己獨立的工作電壓和參考電源，可靈活地用于不同的接口標準。I/O Block結(jié)構(gòu)如圖1所示。任何一個輸入/輸出引腳都可以被配置成參考電源(VREF)輸入引腳，以便適應SSTL2-1、SSTL3-1和HSTL-1接口標準（XC2C128以上器件）。作為參考電源的引腳可以由軟件自動配置，也可以采用手工方式設置，該特性充分體現(xiàn)了CoolRunner-II的靈活特點。

圖1 輸入/輸出模塊結(jié)構(gòu)

(1)在CoolRunner-II器件的輸入/輸出模塊中，有一個高性能的可配置輸入緩沖器，以支持盡可能寬的I/O標準。輸入緩沖器能夠兼容1.5V～3.3V的寬信號輸入，同時也可以配置成簡單的單端比較器，以支持HSTL和SSTL接口標準。另外，還有一個幅度達500mV的磁滯Hysteresis（施密特觸發(fā)器）緩沖器，可有效地提高輸入引腳抗噪聲的能力和接收慢變化的信號。利用該磁滯Hysteresis緩沖器，還可以直接實現(xiàn)IR(紅外線)信號接受器、霍爾效應開關、晶體振蕩器輸入、RC(阻容)振蕩器及模擬信號比較器等，而不需增加其他輔助電路，如圖2所示。

圖2 CoolRunner-Ⅱ的磁滯Hysteresis緩沖器應用

（2）在輸入/輸出模塊中，CoolRunner-II還有一個數(shù)據(jù)門(DataGATE)控制電路(XC2C128以上的器件)，如圖3所示。該電路可以控制輸入信號是否進入到器件內(nèi)部。如果啟用該功能，可以保護內(nèi)部的邏輯電路和數(shù)據(jù)（數(shù)據(jù)寄存器內(nèi)容為最后時刻存入的數(shù)據(jù)），并且降低器件的功耗，方便系統(tǒng)的調(diào)試。由于增加了該控制電路，所以CoolRunner-II還支持器件的熱插入(Hot Plug)功能。

圖3 CoolRunner-II的DataGATE控制電路

（3）輸出緩沖器可以配置成上拉輸出或漏極開路輸出，此外還可提供總線保持（BusHold）電路?？偩€保持電路也稱“弱監(jiān)護”（Weak Keeper）電路，連接到每個輸出引腳上。當該功能被啟用之后，總線保持電路將監(jiān)測引腳上的電壓并弱驅(qū)動引腳到高電平或低電平，以匹配輸入信號?？偩€保持電路相當于一個I/O腳的鎖存器，它可以根據(jù)引腳上的當時狀態(tài)，決定是拉高或拉低，并且阻止CoolRunner-II器件進入高阻狀態(tài)。

（4）輸入引腳的內(nèi)部上拉（Pull-Up）為一個大約100 KΩ的電阻上拉到VCCIO電壓上。在有些情況下，內(nèi)部上拉的使用不一定合適，如當輸入/輸出腳與外部｀總線連接時總線上的信號大部分是處于下拉狀態(tài)。但由于上拉電阻的原因，會有一個額外的電流存在，從而造成功耗的損失。對于這種情況，總線保持（Bus Hold）是最好的選擇。

（5）CoolRunner-II支持以下接口標準。

■LVTTL：低壓TTL標準，常用于3.3V的應用中。當選擇該標準后，CoolRunner-II的輸出緩沖器至少可輸出2.4V電平。推薦的最大輸入電平為3.9V。對該應用環(huán)境，VCCIO。必須為3.3V。如果小于3.3V，最大允許的輸入電平還會降低。
■LVCMOS33：3.3V的低壓CMOS標準，需要3.3V的工作電壓(VCCIO)，最大輸入電平與LVTTL標準相同。
■LVCMOS25：2.5V的低壓CMOS標準，最大輸出電平可達2.1V，最大輸入電平為3.9V。該標準所需的工作電壓(VCCI0)為2.5V。
■LVCMOS18：1.8V的低壓CMOS標準，所需的工作電壓(VCCIO)為1.8V。
■ 1.5V I/O：CoolRunner-II支持1.5V的單端信號標準，選擇該標準時工作電壓(VCCIO)應為1.5V。
■HSTL(High Speed Transceiver Logic)：高速收發(fā)邏輯標準(XC2C128以上的器件)，為1.5V的總線標準。當選擇該標準后，需要一個0．15＼｜的參考電壓（rREF）和1．5 V的工作電壓（VCCIO）。該標準細分為4個等級，CoolRunner-II支持HSTL Class I。
■SSTL3(Stub Series Terrrtinated Logic for 3，3 V)：3.3V的短線串聯(lián)端接邏輯標準（XC2Cl28以上的器件），該標準通常用于高速存儲器接口總線標準，如SDRAM存儲器接口等。該標準需要一個1.5V的參考電壓（VREF）和3．3 V的工作電壓（VCCIO）。SSTL3細分為Class-I和Class-Ⅱ的兩個等級，CoolRunner-II支持SSTL3 Class-I。
■SSTL2(Stub Series Terminated Logic for 2．5 V)：2.5V的短線串聯(lián)端接邏輯標準(XC2C128以上的器件)，通常用于高速存儲器接口總線標準，如SDRAM存儲器接口等。該標準需要一個1.25V的參考電壓（VREF）和2.5V的工作電壓(VCCIO)。SSTL2細分為兩個等級，即Class-I和Class-II，CoolRunner-II支持SSTL2 Class-I。

（6)CooRunner-Ⅱ的輸出緩沖器可以配置成漏極開路(Open-Drain)操作模式，選擇該模式，輸出只有高阻“z”和“0”龜平，通常需要外加一個上拉電阻，才能保證邏輯高電平。

（7)Coo1Runner-Ⅱ的所有輸出都可以將輸出擺率控制(Slew Rate Contro1)配置為快速率和慢速率輸出模式。