當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]從生產(chǎn)與設(shè)計(jì)兩個(gè)方面追求使用銅與低導(dǎo)電率膜,從而達(dá)到多層布線的高速化,已受到重視。迄今主要通過改善生產(chǎn)工藝來實(shí)現(xiàn)高速化。今后,除了生產(chǎn)工藝外,設(shè)計(jì)技巧也需改進(jìn)。通過準(zhǔn)確提取布線的寄生分量,盡量減少多余

從生產(chǎn)與設(shè)計(jì)兩個(gè)方面追求使用銅與低導(dǎo)電率膜,從而達(dá)到多層布線的高速化,已受到重視。迄今主要通過改善生產(chǎn)工藝來實(shí)現(xiàn)高速化。今后,除了生產(chǎn)工藝外,設(shè)計(jì)技巧也需改進(jìn)。通過準(zhǔn)確提取布線的寄生分量,盡量減少多余的設(shè)計(jì)估計(jì)值,把布線本來具有的性能優(yōu)勢(shì)最大限度地發(fā)揮出來,就能實(shí)現(xiàn)芯片運(yùn)行最快速化。

通過相互削弱晶體管與布線的延遲來實(shí)現(xiàn)芯片的高速運(yùn)行。但在0.25mm線寬之后,布線延遲將居于支配地位,芯片中布線的作用開始變得非常重要了,因此,在0.25mm之后對(duì)布線實(shí)現(xiàn)高速化的嘗試特別活躍。但是,在0.25~0.18mm,通過改進(jìn)生產(chǎn)工藝來實(shí)現(xiàn)高速化仍是主體。在設(shè)計(jì)方面并無大的變化。

生產(chǎn)工藝改進(jìn)的典型例子是把過去的鋁改為低電阻的銅,從而降低了布線電阻。在0.25mm上IBM公司搶占了先機(jī),對(duì)0.18mm大多數(shù)芯片制造商都一齊采用了。在這一時(shí)期,層間絕緣膜采用了SiOF,介電常數(shù)比為3.5左右,比之過去的SiO2有所降低,但降低布線電容的效果卻不大。不過,由于材料組成與SiO2相近,成膜及加工的工藝技術(shù)稍作改動(dòng)即可,故許多芯片制造商都已采用。

設(shè)計(jì)方法無需大改動(dòng)有如下理由。在目前,生產(chǎn)工藝所改善的是布線電阻和布線電容,這些從使用鋁布線及SiO2層間絕緣膜之后,設(shè)計(jì)時(shí)都做了準(zhǔn)確的預(yù)測(cè),因此,在0.25~0.18mm時(shí)代,也可預(yù)測(cè)符合材料銅的布線電阻和布線電容,從而可以充分發(fā)揮布線應(yīng)有的性能。

然而,在0.13mm線寬時(shí),這種狀況就完全不同,當(dāng)所需要的芯片的工作頻率超過GHZ,僅靠改善生產(chǎn)工藝實(shí)現(xiàn)高速化就不夠了,還需要改善設(shè)計(jì)技巧。

在0.13mm以后也要繼續(xù)改善生產(chǎn)工藝以實(shí)現(xiàn)高速化,具體地說,層間絕緣膜要用介電常數(shù)比低于3的材料,通過這樣低介電常數(shù)膜與銅布線相結(jié)合進(jìn)一步降低布線延遲。之后與0.1mm、0.07mm的細(xì)微化相適應(yīng),還要繼續(xù)降低層間絕緣膜的介電常數(shù)比。

在設(shè)計(jì)方面,不做大改動(dòng)已不可行,而要積極采取對(duì)策。準(zhǔn)確預(yù)測(cè)過去忽略了的布線電感,減少多余的設(shè)計(jì)估計(jì)值,方能最大限度發(fā)揮布線固有的特性,從而把布線延遲降低到極限。

0.13mm開始批量生產(chǎn)的時(shí)間是2001年。在此之前有關(guān)介電常數(shù)膜與銅布線的各種難題必須完全解決,因此加速生產(chǎn)設(shè)備、元器件及材料的研發(fā)是當(dāng)務(wù)之急。

當(dāng)前,面向0.13mm的低介電常數(shù)層間絕緣膜的后備者有:介電常數(shù)比約2.2的多孔結(jié)構(gòu)的SiO2;2.6~2.8的MPS(Methyl-PolySiloxane)及PAE(Poly Arylene Ether);2.8~3.1的HSQ(Hydrogen Silsesquioxane)等。這些低介電常數(shù)層間絕緣膜有四個(gè)難題①提高機(jī)械強(qiáng)度;②提高可加工性;③提高粘合性;④降低吸水性。

提高機(jī)械強(qiáng)度是目前最大難題之一,當(dāng)未找到有希望的解決辦法。目前低介電常數(shù)膜的機(jī)械強(qiáng)度比以往使用TEOS及等離子體CVD的SiO2膜低1~2個(gè)數(shù)量級(jí)。因此,用CMP(化學(xué)機(jī)械研磨)在層間絕緣膜上形成劃痕及腐蝕,如要在多層布線的上層部分形成需要的1~2mm的厚膜,便有出現(xiàn)裂縫的問題。今后,必須開發(fā)出機(jī)械強(qiáng)度高的低介電常數(shù)材料。

要提高加工性必須提高對(duì)光刻膠的選擇比及O2等離子剝膠性能。對(duì)光刻膠的選擇比即使值較好的低介電常數(shù)材料也低于2。O2等離子剝膠性能除部分材料外都極低。對(duì)此,已開發(fā)了無需對(duì)低介電常數(shù)膜加工的技術(shù),即采用鋁柱方法。由于事先在干法刻蝕形成的鋁柱上形成低介電常數(shù)膜,故不對(duì)低介電常數(shù)膜進(jìn)行加工就能形成通孔。

提高粘合性尤其對(duì)有機(jī)系的PAE等是大課題。這類材料與金屬材料的粘合強(qiáng)度比利用等離子CVD的SiO2約低1個(gè)數(shù)量級(jí),在CMP加工時(shí)會(huì)出現(xiàn)脫開的問題。已經(jīng)知道,與PAE相比,MPS和HSQ的粘合強(qiáng)度較高。

降低吸水性已看到了解決問題的方向,因?yàn)檠巯乱延性S多優(yōu)良的材料。過去的低介電常數(shù)膜如置于空氣中,在吸收了膜表面吸附的水分后,會(huì)有膜的介電常數(shù)比增大的問題。對(duì)此,在典型的有機(jī)系低介電常數(shù)材料MPS及PAE中,找出了吸水性非常低的材料。如把使用TEOS的等離子CVD的SiO2膜的吸水量定為100%,PAE則低到12%,MPS為40%。

就銅布線來說,采用電鍍能適應(yīng)細(xì)微化到何種程度是個(gè)課題。對(duì)此,研究了分別使用二次處理工藝與一次處理工藝的方法,即0.1mm后在最細(xì)的下層部分,0.07mm后的中層部分引入一次處理工藝,而二次處理工藝僅在上層部分采用。

二次處理工藝必須在通孔與布線溝合在一起后的高縱橫比內(nèi),形成屏蔽金屬和籽晶層。如果進(jìn)一步細(xì)微化,只形成屏蔽金屬和籽晶層的布線溝幾乎被填平,再埋入銅就非常難了。

另一方面,一次處理工藝只埋入布線溝,縱橫比小,即使細(xì)微化,埋入銅的余地也很大。因此,在形成屏蔽金屬及籽晶層后,用以往電鍍埋入銅的技術(shù)也完全能適合。

如果非要用二次處理工藝的話,那就必須不用電鍍,而使用不要籽晶層的CVD。不過,目前用CVD形成的銅膜質(zhì)低,且成膜成本也高。要是不能解決這個(gè)問題,采用CVD的二次處理工藝就很難實(shí)現(xiàn)。

對(duì)0.07mm線寬來說,要實(shí)現(xiàn)LSI的GHz工作必須從根本上改變多層布線概念。東芝公司除通過模擬確定按過去的布線結(jié)構(gòu)不可能達(dá)到0.07mm所要求的工作頻率外,還作為解決的一種方案提出了新的多層布線的概念。

0.07mm線寬的微處理器所需要的工作頻率達(dá)2.5GHz,這是1998版International Technology Roadmap For Semiconductors (ITRS)的值。此時(shí),晶體管的集成度為8400萬個(gè)/cm2,功耗170W,芯片面積是620mm2。東芝以0.07mm線寬為前提進(jìn)行模擬,以晶體管的集成度及功耗為設(shè)計(jì)上的制約條件,并以布線電阻及布線電容為生產(chǎn)上的制約條件,以最少的布線層數(shù)求得最大的工作頻率。其結(jié)果證明,按過去的多層布線只能達(dá)到1.5GHz。該值是把介電常數(shù)比為1的層間絕緣膜與銅布線相結(jié)合、使用8層布線,此即當(dāng)前能設(shè)想出的性能最高的生產(chǎn)技術(shù)能得到的結(jié)果。

針對(duì)這樣的屏障,該公司提出了在0.07mm達(dá)到2.5GHz的新的多層布線概念。其想法是把芯片內(nèi)部分割為適當(dāng)門規(guī)模的IP,對(duì)上層部分長(zhǎng)距離布線的線寬、間隔、厚度實(shí)施隨細(xì)微化而加大的“逆向比例縮放”。芯片內(nèi)部分成IP后減少各自的門數(shù),起到提高各個(gè)IP的工作頻率的作用,因?yàn)榻档烷T數(shù),小電路能達(dá)到高的工作頻率。為了使工作頻率達(dá)到2.5GHz的高速度,最好把各IP的門數(shù)減少到1700萬門以下。逆向比例縮放將對(duì)連接各IP間的長(zhǎng)距離信號(hào)線的高速化發(fā)揮作用。這里,如按該公司設(shè)計(jì)的逆向比例縮放定則,0.07mm多層布線的上層部分、線寬、間隔、厚度均為約10mm,如用過去的芯片制造工藝形成,則效率低且成本增高。因此,上層部分的長(zhǎng)距離布線必須用不同于過去的工藝來制作。



來源:0次

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉