ARM中基于DMA的高效UART通訊及其應(yīng)用

1、引言

由于UART串行口的廣泛應(yīng)用，在傳統(tǒng)的8位和16位的處理器以及32位處理器中，一般都帶有UART串行口。傳統(tǒng)的基于UART的數(shù)據(jù)通訊中，采用的方式一般有兩種，查詢式和中斷式。查詢方式下CPU的負(fù)擔(dān)較重，浪費(fèi)了處理器的能力，不能夠很好的處理其他的事件；中斷方式可以在接收到信息或需要發(fā)送數(shù)據(jù)時產(chǎn)生中斷，在中斷服務(wù)程序中完成數(shù)據(jù)的接收與發(fā)送。相對于查詢方式，中斷方式的CPU利用率要高。在CPU任務(wù)簡單的系統(tǒng)中，使用中斷方式確實是一種好方法。但是在復(fù)雜的系統(tǒng)中，比如移動機(jī)器人，處理器需要處理串行口通信，多個傳感器數(shù)據(jù)的采集以及處理，實時軌跡的生成，運(yùn)動軌跡插補(bǔ)以及位置閉環(huán)控制等等任務(wù)，牽扯到多個中斷的優(yōu)先級分配問題。為了保證數(shù)據(jù)發(fā)送與接收的可靠性，需要把UART的中斷優(yōu)先級設(shè)計較高，但是系統(tǒng)可能還有其他的需要更高優(yōu)先級的中斷，必須保證其定時的準(zhǔn)確，這樣就有可能造成串行通訊的中斷不能及時響應(yīng)，從而造成數(shù)據(jù)丟失。為此，筆者在采用S3c44b0x設(shè)計移動機(jī)器人控制器時，為了保證串行通訊的數(shù)據(jù)及時可靠的接收，同時兼顧其它任務(wù)不受影響，采用了基于DMA和中斷方式相結(jié)合的UART串行通信方式。DMA是 Direct Memory Access的縮寫，意思是“存儲器直接訪問”，它是一種高速的數(shù)據(jù)傳輸操作，允許在外部設(shè)備和存儲器之間直接讀/寫數(shù)據(jù)，即不通過CPU，也不需要 CPU干預(yù)。整個數(shù)據(jù)傳輸操作是在一個稱作DMA控制器的控制下進(jìn)行的。CPU除了在數(shù)據(jù)傳輸開始和結(jié)束時做一點處理外，在傳輸過程中可以進(jìn)行其他的工作。這樣，在大部分時間里，CPU和輸入/輸出設(shè)備都處于并行的操作狀態(tài)。其基本原理可以查閱教科書，此處不贅述。這里僅介紹S3c44c0x的DMA控制器。

2、S3c44b0x中的DMA控制器和UART的特性

S3c44b0x采用ARM7TDMI核，具有4 通道的DMA控制器,并且對應(yīng)有4個中斷。其中兩個DMA通道稱做ZDMA（通用DMA），連接在SSB（系統(tǒng)總線）上，另外兩個DMA通道稱做 BDMA（橋DMA），連接于SSB和SPB（外設(shè)總線）之間的接口層。連接于SSB上的ZDMA控制器可以用于從存儲器到存儲器，從存儲器到固定目標(biāo)的 I/O存儲器，和從I/O 設(shè)備到存儲器之間的數(shù)據(jù)傳輸。另外的兩個BDMA 控制器主要作用是在外部存儲器和內(nèi)部外設(shè)之間傳輸數(shù)據(jù)，這里的I內(nèi)部外設(shè)包括SIO，IIS，TIMER和UART等。BDMA與ZDMA可以通過軟件啟動,也可以通過硬件啟動。此設(shè)計中我們使用UART0,與其對應(yīng)的DMA通道為BDMA0。其控制器框圖如圖1所示。

S3c44b0x的UART單元提供2個獨立的異步串行I/O口，每個口均可以工作于中斷模式或者DMA模式，即 UART可以產(chǎn)生內(nèi)部中斷請求或者DMA請求，在CPU的串行I/O口之間傳送數(shù)據(jù)，支持高達(dá)115.2KBPS的傳輸速率，每個UART通道包含2個 16位的分別用于發(fā)送和接收的FIFO通道。                       

３、硬件電路設(shè)計

由于S3c44b0x自帶支持UART的DMA控制器，所以關(guān)于DMA硬件部分不需要作任何的工作。S3C44B0X的I/O口電壓為3.3V，而PC機(jī)一端的串口采用RS232電平，所以中間要經(jīng)過電平轉(zhuǎn)換，在此采用SP3232E芯片。連接電路如圖２所示。　　　　

４、基于DMA和中斷相結(jié)合的通訊軟件設(shè)計

在以S3C44B0X為核心組成的移動機(jī)器人中，采用3路PWM定時器驅(qū)動3個直流電機(jī)，通用的GPIO口和A/D口連接外部的紅外和超聲以及激光傳感器，使用UART0完成與上位機(jī)（PC）的數(shù)據(jù)交換，這些數(shù)據(jù)是單向的（從上位機(jī)發(fā)送給S3c44b0x），主要是上位機(jī)傳給機(jī)器人控制器的各種命令信息，但是命令信息的發(fā)送時間上是不具有規(guī)律性的，即間隔時間不定。為了充分的利用CPU，減少數(shù)據(jù)丟失的風(fēng)險，我們利用UART的DMA模式來完成數(shù)據(jù)的接收。軟件部分主要是針對具體的應(yīng)用，對DMA控制器以及UART作適當(dāng)?shù)某跏蓟?。UART的初始化比較簡單，主要是通訊數(shù)據(jù)格式、波特率等的設(shè)置，這些與其他控制器相同，只要設(shè)置相關(guān)的寄存器即可。注意UART設(shè)置成不使用自動流控制，不使用紅外線傳輸模式，關(guān)鍵要注意UART0設(shè)置成DMA模式而不是中斷模式，并且要使能FIFO緩沖區(qū)（根據(jù)需要，使用16字節(jié)的接收緩沖區(qū)），這樣在接收緩沖區(qū)滿時，會產(chǎn)生DMA請求而不是中斷請求。限于篇幅，具體的寄存器定義以及串行口的初始化不做詳悉介紹，可以參考文獻(xiàn)[1][2]。

DMA控制器的初始化也比較簡單，主要是相關(guān)寄存器的設(shè)置。與BDMA0相關(guān)的在本系統(tǒng)中用到的寄存器以及相關(guān)定義見表1，具體寄存器的名稱定義以及物理地址見參考文獻(xiàn)[1][2]。

表1  S3c44b0x的BDMA相關(guān)寄存器的定義

 
在初始化時要正確設(shè)置目標(biāo)（緩沖區(qū)的）首地址、數(shù)據(jù)傳輸?shù)姆较?、源寄存器的首地址、地址指針是否遞增以及遞增方向、DMA計數(shù)器等等。相關(guān)代碼以及注釋如下：
#define  RAM_ADDRESS  0xc200000  //定義接收數(shù)據(jù)的緩沖區(qū)，根據(jù)硬件而定。在我們的系統(tǒng)中擴(kuò)展的SDRAM 存儲空間從0x0C00000~0x0C7fffff，占用S3c44b0x的bank 6。
#define  size  16  //定義DMA的計數(shù)器，根據(jù)需要設(shè)定，可以選擇的選項是４、８、２和16
char *Buf;
Buf=(unsigned char*) RAM_ADDRESS;  //指針指向起始地址
BDISRC0=(11<<28)+(int)(rURxH0);    /*以字節(jié)為單位傳送；因為DMA操作時是將UART的寄存器中的數(shù)據(jù)讀出放置到設(shè)定的緩沖區(qū)，所以源寄存器的地址應(yīng)該是固定到；UART的接收保存寄存器rURxH0，同時位[29:28]應(yīng)該設(shè)置成 0b11。*/
BDIDES0=(10<<30)+(01<<28)+ Buf); /*傳輸方向模式設(shè)定為從內(nèi)部設(shè)備（UART口）到外部存儲器(SDRAM)，目標(biāo)存儲器(SDRAM)使用地址遞增的方向，將數(shù)據(jù)順次放置到緩沖區(qū)中*/
BDICNT0=(10<<30)+(1<<26)+(3<<22)+(1<<21)+(0& lt;<20)+size;/*設(shè)置UART0使用BDMA0通道，在DMA計數(shù)到0時自動重載和自動啟動，計數(shù)結(jié)束產(chǎn)生中斷，每次DMA操作移動 16字節(jié)數(shù)據(jù)到設(shè)定地緩沖區(qū)*/
BDICNT0 |= (1<<20);//使能DMA
BDCON0 = 0x0<<2;//允許外部DMA請求

數(shù)據(jù)接收：這一部分工作由初始化好后的DMA控制器依靠硬件來完成。接收數(shù)據(jù)不定時，初始化UART0的接收緩沖區(qū)為16字節(jié)，當(dāng)接收緩沖區(qū)滿時，會產(chǎn)生DMA請求，然后在DMA控制器的控制下，將UART的接收FIFO中的16字節(jié)的數(shù)據(jù)轉(zhuǎn)移到指定的緩沖區(qū)中（SRAM）,當(dāng)數(shù)據(jù)轉(zhuǎn)移完畢（DMA 計數(shù)到0）后，要做兩件事情：一是自動重載和自動啟動，即自動重新設(shè)置好目標(biāo)（緩沖區(qū)）首地址和源地址（UART接收寄存器）以及DMA計數(shù)器，準(zhǔn)備好下次DMA請求；另外產(chǎn)生DMA中斷。DMA中斷服務(wù)程序要做的工作很簡單，只要對全局標(biāo)志RECEIVE_FLAG置位，通知主程序有新的命令需要處理。這樣主程序可以直接處理RAM中的數(shù)據(jù)，而不需要花費(fèi)時間去讀取UART的接收緩沖區(qū)。                                 

數(shù)據(jù)處理：當(dāng)主程序通過查詢?nèi)謽?biāo)志RECEIVE_FLAG，如果為1，則知道有新的命令，可以直接讀取命令緩沖區(qū)，同時對RECEIVE_FLAG清零。然后按照一定的算法對接收的數(shù)據(jù)做出解析，這部分內(nèi)容不做重點討論。

5、試驗及結(jié)論                

為了驗證基于DMA的通訊的有效性，筆者做了對比試驗。把負(fù)責(zé)軌跡插補(bǔ)的定時中斷優(yōu)先級設(shè)計成最高（中斷時間間隔50毫秒，中斷服務(wù)程序執(zhí)行時間約需要30毫秒），然后一個機(jī)器人采用中斷方式接收上位機(jī)連續(xù)發(fā)送的100組命令，另一個采用基于DMA的方式接收上位機(jī)連續(xù)發(fā)送的100組命令。然后在機(jī)器人主程序中通過讀取UART的狀態(tài)寄存器判斷出現(xiàn)錯誤（主要是數(shù)據(jù)溢出錯誤，即緩沖區(qū)有接收數(shù)據(jù)而沒有及時讀取，被新的數(shù)據(jù)覆蓋）的次數(shù)。軟件采用C語言，用ADS1.2編譯調(diào)試。試驗結(jié)果如表2。實驗證明了第二種方式的有效性。

表2：對比試驗結(jié)果

本文作者的創(chuàng)新點在于：在UART通訊中，通過采取DMA方式，直接將UART接收的數(shù)據(jù)轉(zhuǎn)移到設(shè)定好的RAM區(qū)，然后設(shè)置相應(yīng)的全局標(biāo)志，通知主程序數(shù)據(jù)可用就可以了。開發(fā)人員不需要到UART的緩沖區(qū)中讀取數(shù)據(jù)，直接讀RAM就可以了。與采用中斷方式或者查詢方式的串行口通訊方式相比較，不僅僅可以節(jié)省CPU通訊時用于接收數(shù)據(jù)的時間，同時可以防止UART接收的數(shù)據(jù)由于沒有及時被讀取而丟失，提高了通訊的可靠性。

參考文獻(xiàn)：
（1）嵌入式系統(tǒng)開發(fā)與應(yīng)用，田澤編著，北京航空航天大學(xué)出版社，2005年5月第一版；
（2）S3C44B0X RISC MICROPROCESSOR ，SAMSUNG ElECTRONICS
（3）ARM微控制器基礎(chǔ)與實戰(zhàn)，周立功等編著，北京航空航天大學(xué)出版社，2003年11月第1版．
（4） 魏永清　萬寶年，具有軟件模擬FIFO緩沖區(qū)的串口通信模塊設(shè)計，微計算機(jī)信息 2006年第7-2期：64-66