與MCS51系列單片機(jī)相同的數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)解析方案

MCS96系列單片機(jī)是一種16位字長(zhǎng)，比MCS51系列單片機(jī)功能更全、性能更高的單片機(jī)，在儀器儀表、過(guò)程控制等領(lǐng)域應(yīng)用極為廣泛。在采用MCS96系列單片機(jī)的應(yīng)用開發(fā)中，我們碰到一個(gè)難題：當(dāng)需要大容量的數(shù)據(jù)存儲(chǔ)時(shí)，數(shù)據(jù)存儲(chǔ)器的擴(kuò)展如采用與MCS51系列單片機(jī)同樣的方法則無(wú)法工作。因?yàn)槠鋬?nèi)存體系結(jié)構(gòu)采用程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器統(tǒng)一編址的普林斯頓結(jié)構(gòu)，程序存儲(chǔ)器的地址與數(shù)據(jù)存儲(chǔ)器的地址不能相同;而MCS51系列單片機(jī)采用程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開編址的哈佛結(jié)構(gòu)，程序存儲(chǔ)器的地址與數(shù)據(jù)存儲(chǔ)器的地址不沖突，可以相同，因而其數(shù)據(jù)存儲(chǔ)器擴(kuò)展容易，而且整個(gè)數(shù)據(jù)存儲(chǔ)器地址空間連續(xù)。MCS96系列單片機(jī)的普林斯頓內(nèi)存體系結(jié)構(gòu)決定了不能簡(jiǎn)單采用與MCS51系列單片機(jī)相同的數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)。本文針對(duì)MCS96系列單片機(jī)的內(nèi)存體系結(jié)構(gòu)特點(diǎn)給出一種段式管理的大容量的數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)。

1 段式管理的大容量數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)

設(shè)計(jì)思想概述：針對(duì)MCS96系列單片機(jī)的存儲(chǔ)結(jié)構(gòu)特點(diǎn)，可看出擴(kuò)展的數(shù)據(jù)存儲(chǔ)器的低16位地址不能與程序存儲(chǔ)器的地址相同，因此，必須從MCS96系列單片機(jī)的內(nèi)存體系結(jié)構(gòu)中找出一個(gè)專門的區(qū)域。本文將此區(qū)域定義為段，對(duì)其進(jìn)行擴(kuò)展，通過(guò)各段的高地址來(lái)區(qū)分不同段。由于各段的實(shí)際物理地址是不相連的，從用戶角度看，直接使用物理地址編程很麻煩，因此設(shè)計(jì)一個(gè)邏輯段表來(lái)管理，并且設(shè)計(jì)一個(gè)簡(jiǎn)單的子程序來(lái)完成邏輯地址與物理地址的轉(zhuǎn)換，從而便于用戶編程。具體過(guò)程如下。

1.1 段的設(shè)置區(qū)域

根據(jù)圖1所示MCS96系列單片機(jī)的內(nèi)存體系結(jié)構(gòu)分配圖可以看出，0100H～1FFDH，4000H～0FFFFH兩個(gè)區(qū)域可以給外部存儲(chǔ)器及I/O口使用。0100H～1FFDH的區(qū)域較小，考慮到一般應(yīng)用系統(tǒng)的程序較短，只有同KB，I/O口地址更少，因而可以將此區(qū)域分析給外部程序存儲(chǔ)器與I/O 口。4000H～0FFFFH區(qū)域分配給外部數(shù)據(jù)存儲(chǔ)器。由于一般數(shù)據(jù)存儲(chǔ)順芯片的存儲(chǔ)地址容量為2NKB(N為大于零的整數(shù))，因此，這48KB的區(qū)域可以劃分為32KB與16KB的兩個(gè)區(qū)間。如果要求大容量存儲(chǔ)地址空間，則可以把以上48KB的區(qū)域整個(gè)看成一個(gè)段，或者將區(qū)域的一部分看成一個(gè)段，多設(shè)置幾個(gè)這樣的段就可以解決。

1.2 段的存儲(chǔ)空間的最佳設(shè)置

由于段的空間的設(shè)置區(qū)域在4000H～0FFFFH的48KB的存儲(chǔ)地址空間，因而有三種段的存儲(chǔ)地址空間大小的設(shè)置方案。

①每段設(shè)為起始地址相同的32KB;

②每段都設(shè)為48KB;

③一些段設(shè)為48KB;一些段設(shè)為32KB。

由于方案2與3采用32KB的存儲(chǔ)區(qū)間與16KB的存儲(chǔ)區(qū)間組成段，因而在硬件設(shè)計(jì)方面使地址譯碼器與存儲(chǔ)器的連接復(fù)雜，更不便于對(duì)各段存取管理，尤其對(duì)于數(shù)據(jù)存儲(chǔ)器采用單個(gè)大容量的EEPROM或FLASH RAM時(shí)，硬件設(shè)計(jì)更是困難;而方案1則只采用32KB的芯片組成段，而且起始地址相同，對(duì)于數(shù)據(jù)存儲(chǔ)器采用多個(gè)32KB的RAM芯片，或者數(shù)據(jù)存儲(chǔ)器采用單個(gè)大容量的EEPROM或FLASH RAM芯片中(可在其內(nèi)部劃分為多個(gè)32KB段)，在硬件設(shè)計(jì)方面非常簡(jiǎn)單，也便于用邏輯段表進(jìn)行存取管理。因而要用方案1，即段的存儲(chǔ)空間大小的最佳設(shè)置為32KB。

1.3 段的存取控制

1.3.1 存儲(chǔ)器邏輯段與物理段的關(guān)系

由于段的存儲(chǔ)地址空間大小的最佳設(shè)置為32KB，各段的實(shí)際物理地址為物理段號(hào)加上物理段內(nèi)地址，因此，可設(shè)物理段號(hào)的存儲(chǔ)單元為8bit。這樣，整個(gè)擴(kuò)展數(shù)據(jù)存儲(chǔ)器容量為256×32KB，即8MB，對(duì)于一般的單片機(jī)應(yīng)用系統(tǒng)已經(jīng)遠(yuǎn)遠(yuǎn)滿足了。由于各物理段之間地址不連續(xù)，用戶直接使用物理地址編程不方便，因而要采用連續(xù)的邏輯地址供用戶使用，來(lái)對(duì)各物理段訪問(wèn)。邏輯地址分為邏輯段號(hào)與邏輯偏移地址兩部分，邏輯段號(hào)的存儲(chǔ)單元也為8bit，但由于邏輯偏移地址為16bit，因而一個(gè)邏輯段的大小為64KB，地址從0000H～0FFFFH，即1個(gè)邏輯段與2個(gè)物理段相對(duì)應(yīng)，所以邏輯段的個(gè)數(shù)為實(shí)際物理段的個(gè)數(shù)的一半。對(duì)物理段與邏輯段進(jìn)行編號(hào)，設(shè)邏輯段的個(gè)數(shù)為N個(gè)，編號(hào)為0，1，2，…，N-1，可以用圖2來(lái)表示二者的對(duì)應(yīng)關(guān)系。

1.3.2 邏輯段表設(shè)計(jì)與段的存取管理

為了便于對(duì)段的存取管理控制，設(shè)計(jì)一個(gè)邏輯段表，表的內(nèi)容為邏輯段號(hào)。因?yàn)?個(gè)邏輯段為64KB，它與2個(gè)物理段(每段32KB)相對(duì)應(yīng)，因而邏輯段表示的長(zhǎng)度為實(shí)際物理段總數(shù)的一半。設(shè)有N個(gè)段，邏輯段表如圖3所示。例如：有8個(gè)32KB的物理段，邏輯段表的長(zhǎng)度為4B，邏輯段表的內(nèi)容為：0，1，2， 3。實(shí)際的物理段號(hào)為：0，1，2，3，4，5，6，7。每個(gè)邏輯段號(hào)與2個(gè)物理段號(hào)相對(duì)應(yīng)。

另外，為了便于存取控制，設(shè)計(jì)一個(gè)將邏輯地址自動(dòng)轉(zhuǎn)換成物理地址的子程序，子程序必須簡(jiǎn)單。經(jīng)過(guò)分析，把每個(gè)32KB的物理段的起始地址都設(shè)為8000H，即每個(gè)32KB的物理段的段內(nèi)地址都是從8000H～0FFFFH。根據(jù)邏輯地址與物理地址的對(duì)應(yīng)關(guān)系，筆者設(shè)計(jì)了一個(gè)子程序，由于結(jié)構(gòu)簡(jiǎn)單，只給出具體流程圖，如圖4所示。子程序的入口參數(shù)為邏輯段號(hào)與邏輯偏移地址，返回結(jié)果為物理段號(hào)與物理段內(nèi)地址。這樣，對(duì)段的存取訪問(wèn)可先查邏輯段表查出邏輯段號(hào)，再調(diào)用該子程序?qū)崿F(xiàn)。

2 設(shè)計(jì)舉例：8096擴(kuò)展128KB的RAM

分析：由于地址空間為128KB，因此可以設(shè)置4個(gè)大小同為32KB的段，每段選用1個(gè)62256芯片。電路原理分析：8096的P3口輸出直接作為數(shù)據(jù)總線使用，同時(shí)外接74LS373的輸出，作為低地址總線A0～A7;P4口的P4.0～P4.6作為高地址總線A8～A14使用，P4.7經(jīng)過(guò)一反相器連接74LS139(雙2～4譯碼器)的1G(使能器);P1.1、P1.0分別與74LS139譯碼器的兩個(gè)輸入端1A1、1A0相接。P1.1、 P1.0、P4.7分別作為高地址總線A17、A16、A15使用。譯碼器的輸出1Y3、1Y2、1Y1、1Y0分別與4個(gè)寄存器62256的片選信號(hào) CS相接。這樣可以得出：段0存儲(chǔ)器的物理地址為08000H～0FFFFH，段1存儲(chǔ)器的物理地址為18000H～1FFFFH，段2存儲(chǔ)器的物理地址為28000H～2FFFFH，段3存儲(chǔ)器的物理地址為38000H～3FFFFH;而邏輯地址為00000H～1FFFFH。邏輯段表的內(nèi)容為0、1，具體電路如圖5所示。

3 總結(jié)

這種段式管理的數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)簡(jiǎn)單方便，具有很大的優(yōu)越性，具體體現(xiàn)在以下幾方面：從應(yīng)用角度看，此技術(shù)能夠?qū)崿F(xiàn)大容量的數(shù)據(jù)存儲(chǔ)器的擴(kuò)展，數(shù)據(jù)存儲(chǔ)器可采用RAM、EEPROM、FLASH RAM等;最大的擴(kuò)展容量為8MB，遠(yuǎn)遠(yuǎn)超出了一般應(yīng)用系統(tǒng)的數(shù)據(jù)存儲(chǔ)器擴(kuò)展需求。從用戶角度看，用戶在編程時(shí)不必考慮實(shí)際物理數(shù)據(jù)存儲(chǔ)器的地址空間是否連續(xù)，通過(guò)段式管理，使用連續(xù)的邏輯地址來(lái)編程，克服了不連續(xù)物理地址空間的缺陷，而且，對(duì)各段存儲(chǔ)的數(shù)據(jù)提供了保護(hù);在一般的大數(shù)據(jù)量的單路信號(hào)檢測(cè)與處理系統(tǒng)中，此技術(shù)使得用戶對(duì)連接采集數(shù)據(jù)的存取是透明的，不受硬件的局限，便于用各種高級(jí)語(yǔ)言開發(fā)設(shè)計(jì)。從硬件角度看，對(duì)于數(shù)據(jù)存儲(chǔ)器采用多個(gè)32KB 的RAM芯片，各存儲(chǔ)段相互獨(dú)立，互不影響，各段的存儲(chǔ)器芯片的故障也不會(huì)對(duì)整個(gè)系統(tǒng)造成很大影響;在一般的多數(shù)大數(shù)據(jù)量的信號(hào)檢測(cè)與處理系統(tǒng)以及由單片機(jī)組成的集散式控制系統(tǒng)中，可以為每路采集的數(shù)據(jù)分酌情不同的段來(lái)存儲(chǔ)，這樣對(duì)各段存儲(chǔ)的數(shù)據(jù)提供了保護(hù)，提高了整個(gè)系統(tǒng)的可靠性，應(yīng)用效果是非常理想的。對(duì)于數(shù)據(jù)存儲(chǔ)器采用單個(gè)大容量的EEROM或FLASH RAM芯片時(shí)，硬件電路更為簡(jiǎn)單，不需要譯碼器等電路。