IDT7132雙端口RAM在單片機(jī)系統(tǒng)中的使用

1．IDT7132簡(jiǎn)介

IDT7132是一種高速2K×16bit雙端口靜態(tài)RAM，且?guī)瑑?nèi)總線(xiàn)仲裁電路，具有兩組數(shù)據(jù)總線(xiàn)和地址總線(xiàn)，兩組總線(xiàn)可以同時(shí)訪問(wèn)不同的存儲(chǔ)器單元。當(dāng)兩組地址總線(xiàn)完全相同時(shí)，由片內(nèi)總線(xiàn)仲裁邏輯向后訪問(wèn)的一方發(fā)出等待信號(hào)，使該方進(jìn)入等待，待另一方訪問(wèn)結(jié)束后等待撤消，等待方繼續(xù)訪問(wèn)這一地址。由于雙端口RAM的特殊結(jié)構(gòu)，使得雙機(jī)可以方便、快速地進(jìn)行數(shù)據(jù)交換，從而大大提高了多CPU系統(tǒng)的并行處理能力。

IDT7132的結(jié)構(gòu)框圖如圖13.12所示。當(dāng)引腳出現(xiàn)下降沿時(shí)選中DPRAM，即可通過(guò)控制或R/來(lái)訪問(wèn)內(nèi)部存儲(chǔ)單元。

IDT7312的核心部分是存儲(chǔ)器陣列，用于數(shù)據(jù)存儲(chǔ)，為左右兩個(gè)端口公用。這樣，位于兩個(gè)端口的左右處理單元就可以共享一個(gè)存儲(chǔ)器。當(dāng)兩個(gè)端口對(duì)雙端口RAM存取時(shí)，IDT7312芯片設(shè)計(jì)有硬件功能輸出，其工作原理如下。

·當(dāng)左右端口不對(duì)同一地址單元存取時(shí)，、均為高電平，可正常存儲(chǔ)。

·當(dāng)左右端口對(duì)同一地址單元存取時(shí)，有一端口的為低電平，禁止數(shù)據(jù)的存取，此時(shí)，兩個(gè)端口中哪個(gè)存取請(qǐng)求信號(hào)出現(xiàn)在前，則其對(duì)應(yīng)的為高電平，允許存取，否則其對(duì)應(yīng)的為高電平，禁止其寫(xiě)入數(shù)據(jù)。

IDT7312的時(shí)序與RAM的讀寫(xiě)時(shí)序非常類(lèi)似：當(dāng)CPU選中DPRAM時(shí)，引腳出現(xiàn)下降沿，當(dāng)控制線(xiàn)為高且R/為低時(shí)，CPU對(duì)內(nèi)部存儲(chǔ)單元進(jìn)行寫(xiě)操作；而當(dāng)控制線(xiàn)為低且R/為高時(shí)，CPU對(duì)內(nèi)部存儲(chǔ)單元進(jìn)行讀操作。IDT7312在非競(jìng)爭(zhēng)情況下的讀寫(xiě)控制字如表13-1所示。

圖13.12IDT7132結(jié)構(gòu)框圖

表13-1IDT7132非競(jìng)爭(zhēng)讀寫(xiě)控制字

左或右端口

功　　能

R/

D7～D0

—

X

H

X

Z

掉電模式

L

L

X

數(shù)據(jù)輸入

數(shù)據(jù)寫(xiě)入存儲(chǔ)器

H

L

L

數(shù)據(jù)輸出

存儲(chǔ)器中數(shù)據(jù)輸出

H

L

H

Z

輸出呈高阻態(tài)

使用雙端口RAM的關(guān)鍵是對(duì)競(jìng)爭(zhēng)的處理。當(dāng)外部CPU通過(guò)兩個(gè)端口對(duì)雙端口RAM內(nèi)部的同一個(gè)存儲(chǔ)單元進(jìn)行操作（即兩組地址總線(xiàn)完全相同）時(shí)，系統(tǒng)將出現(xiàn)競(jìng)爭(zhēng)。為避免因競(jìng)爭(zhēng)而導(dǎo)致的通信失敗，設(shè)計(jì)者提出了各種解決方案，常見(jiàn)的有如下3種。

·設(shè)置標(biāo)志位。在開(kāi)辟數(shù)據(jù)通信區(qū)的同時(shí)可通過(guò)軟件方法在某個(gè)固定的存儲(chǔ)單元設(shè)立標(biāo)志位。這種方法要求兩端CPU每次訪問(wèn)雙端口RAM之前必須查詢(xún)、測(cè)試和設(shè)置標(biāo)志位，然后再根據(jù)標(biāo)志位的狀態(tài)決定是否可以訪問(wèn)數(shù)據(jù)區(qū)。

有的雙端口本身就具有專(zhuān)用的一個(gè)或多個(gè)硬件標(biāo)志鎖存器和專(zhuān)門(mén)的測(cè)試和設(shè)置指令，可直接對(duì)標(biāo)志位進(jìn)行讀寫(xiě)操作。這種方法通常用在多個(gè)處理器共享一個(gè)存儲(chǔ)器塊時(shí)。為了保證通信數(shù)據(jù)的完整性，在采用這種方法時(shí)往往要求每個(gè)處理器能對(duì)該存儲(chǔ)器塊進(jìn)行互斥的存取。

·軟件查詢(xún)引腳狀態(tài)。雙端口RAM必須具有解決兩個(gè)處理器同時(shí)訪問(wèn)同一單元的競(jìng)爭(zhēng)仲裁邏輯功能。當(dāng)雙方訪問(wèn)地址發(fā)生沖突時(shí)，競(jìng)爭(zhēng)仲裁邏輯可用來(lái)決定哪個(gè)端口訪問(wèn)有效，同時(shí)取消無(wú)效端口的訪問(wèn)操作，并將禁止端口的信號(hào)置為低電平。因此信號(hào)可作為處理器等待邏輯的輸入之一，即當(dāng)為低電平時(shí)，讓處理器進(jìn)入等待狀態(tài)，每次訪問(wèn)雙端口RAM時(shí)，檢查狀態(tài)以判斷是否發(fā)生競(jìng)爭(zhēng)，只有為高時(shí)對(duì)雙端口RAM的操作才有效。

·利用硬件解決競(jìng)爭(zhēng)。信號(hào)可以直接接至支持插入等待時(shí)序的CPU，如80C196的引腳，而無(wú)需軟件支持。

原理圖如圖13.13所示，由兩個(gè)8051單片機(jī)和包括雙端口RAM的單片機(jī)控制系統(tǒng)組成。兩個(gè)單片機(jī)之間的通信是通過(guò)對(duì)雙端口RAM的讀寫(xiě)實(shí)現(xiàn)的。單片機(jī)對(duì)雙端口RAM的訪問(wèn)與片外擴(kuò)展RAM沒(méi)有區(qū)別，例如，要對(duì)IDT7312的0x0單元進(jìn)行操作，只需對(duì)片外地址0x7800進(jìn)行操作即可；而要對(duì)IDT7312的0x0單元進(jìn)行操作，只需對(duì)片外地址0x7801進(jìn)行操作即可。

圖13.138051與IDT7132組成的系統(tǒng)原理圖

在本系統(tǒng)中，單片機(jī)U1將某些數(shù)據(jù)存入IDT7132，由U2將這些數(shù)據(jù)讀入并處理，此時(shí)U1就可以去進(jìn)行其他操作。顯然，這種發(fā)放可以實(shí)現(xiàn)一定程度上的并行計(jì)算，在計(jì)算量較大的時(shí)候是比較可取的。

系統(tǒng)工作后，單片機(jī)U2連續(xù)讀雙端口RAM，先查詢(xún)（P3.5）信號(hào)，若為高電平，說(shuō)明不忙，則查詢(xún)更新標(biāo)志單元7800H。若7800H單元為#FFH，說(shuō)明數(shù)據(jù)已經(jīng)更新，單片機(jī)先把標(biāo)志單元7800H置為#00H，再讀入數(shù)據(jù)；若標(biāo)志單元7800H為#00H，說(shuō)明數(shù)據(jù)未更新，單片機(jī)U2再讀IDT7132。單片機(jī)U2讀雙端口RAM的流程如圖13.14（a）所示。單片機(jī)U1向IDT7132的寫(xiě)操作與此類(lèi)似，首先把更新標(biāo)志單元7800H置為#FFH，然后再向其中寫(xiě)入數(shù)據(jù)，如圖13.14（b）所示。

圖13.14單片機(jī)讀、寫(xiě)IDT7312的流程圖

程序如例13-6所示，采用設(shè)置標(biāo)志位和軟件查詢(xún)的方法解決競(jìng)爭(zhēng)問(wèn)題。

【例13-6】?jī)善?051單片機(jī)通過(guò)雙端口RAM IDT7132交換數(shù)據(jù)。IDT7312的第一個(gè)存儲(chǔ)單元0x0作為更新標(biāo)志，從0x1～0x0A的10個(gè)字節(jié)作為存儲(chǔ)區(qū)，U1可以在滿(mǎn)足條件時(shí)向此存儲(chǔ)區(qū)寫(xiě)入數(shù)據(jù)，U2可以在滿(mǎn)足條件時(shí)從此存儲(chǔ)區(qū)讀出數(shù)據(jù)。

U1的程序：

#include

typedef unsigned char uchar;

#define adr_flag((uchar*)0x17800)//存放更新標(biāo)志的地址

#define adr_store ((uchar*)0x17801)//存儲(chǔ)區(qū)起始地址

sbit BL=P3^5;//P.5接BUSYL信號(hào)

void main(void)

{

uchar buf[10];//存儲(chǔ)從IDT7312中讀取的數(shù)據(jù)

uchar i,temp;

while(1)//無(wú)限循環(huán)

{

buf[i]=*(adr_store+i);//讀雙端口RAM

if(!BL) break;//如果BUSYL信號(hào)為低，循環(huán)檢測(cè)

temp=*adr_flag;//直到BUSYL信號(hào)變高

if(temp==0xff) break;//如果尚未更新，循環(huán)檢測(cè)

else//如果已經(jīng)更新

{

*adr_flag=0x0;//清除更新標(biāo)志

for(i=0;i<=9;i++)//讀取10個(gè)字節(jié)

buf[i]=*(adr_store+i);

}

}

}

U2的程序：

#include

typedef unsigned char uchar;

#define adr_flag((uchar*)0x17800)//存放更新標(biāo)志的地址

#define adr_store ((uchar*)0x17801) //存儲(chǔ)區(qū)起始地址

sbit BR=P3^5;//P.5接BUSYR信號(hào)

void main(void)

{

uchar buf[10];//將要寫(xiě)入的數(shù)據(jù)存放在buf[10]中

uchar i,temp;

while(1)//無(wú)限循環(huán)

{

*(adr_store+i)= buf[i];//寫(xiě)雙端口RAM

if(!BR) break;//如果BUSYR信號(hào)為低，循環(huán)檢測(cè)

temp=*adr_flag;//直到BUSYR信號(hào)變高

if(temp==0) break; //若上次更新尚未被讀取，循環(huán)檢測(cè)