IDT7132雙端口RAM在單片機(jī)系統(tǒng)中的使用
掃描二維碼
隨時(shí)隨地手機(jī)看文章
1.IDT7132簡介
IDT7132是一種高速2K×16bit雙端口靜態(tài)RAM,且?guī)瑑?nèi)總線仲裁電路,具有兩組數(shù)據(jù)總線和地址總線,兩組總線可以同時(shí)訪問不同的存儲器單元。當(dāng)兩組地址總線完全相同時(shí),由片內(nèi)總線仲裁邏輯向后訪問的一方發(fā)出等待信號,使該方進(jìn)入等待,待另一方訪問結(jié)束后等待撤消,等待方繼續(xù)訪問這一地址。由于雙端口RAM的特殊結(jié)構(gòu),使得雙機(jī)可以方便、快速地進(jìn)行數(shù)據(jù)交換,從而大大提高了多CPU系統(tǒng)的并行處理能力。
IDT7132的結(jié)構(gòu)框圖如圖13.12所示。當(dāng)引腳出現(xiàn)下降沿時(shí)選中DPRAM,即可通過控制或R/來訪問內(nèi)部存儲單元。
IDT7312的核心部分是存儲器陣列,用于數(shù)據(jù)存儲,為左右兩個(gè)端口公用。這樣,位于兩個(gè)端口的左右處理單元就可以共享一個(gè)存儲器。當(dāng)兩個(gè)端口對雙端口RAM存取時(shí),IDT7312芯片設(shè)計(jì)有硬件功能輸出,其工作原理如下。
·當(dāng)左右端口不對同一地址單元存取時(shí),、均為高電平,可正常存儲。
·當(dāng)左右端口對同一地址單元存取時(shí),有一端口的為低電平,禁止數(shù)據(jù)的存取,此時(shí),兩個(gè)端口中哪個(gè)存取請求信號出現(xiàn)在前,則其對應(yīng)的為高電平,允許存取,否則其對應(yīng)的為高電平,禁止其寫入數(shù)據(jù)。
IDT7312的時(shí)序與RAM的讀寫時(shí)序非常類似:當(dāng)CPU選中DPRAM時(shí),引腳出現(xiàn)下降沿,當(dāng)控制線為高且R/為低時(shí),CPU對內(nèi)部存儲單元進(jìn)行寫操作;而當(dāng)控制線為低且R/為高時(shí),CPU對內(nèi)部存儲單元進(jìn)行讀操作。IDT7312在非競爭情況下的讀寫控制字如表13-1所示。
圖13.12IDT7132結(jié)構(gòu)框圖
表13-1IDT7132非競爭讀寫控制字
左或右端口
功 能
R/
D7~D0
—
X
H
X
Z
掉電模式
L
L
X
數(shù)據(jù)輸入
數(shù)據(jù)寫入存儲器
H
L
L
數(shù)據(jù)輸出
存儲器中數(shù)據(jù)輸出
H
L
H
Z
輸出呈高阻態(tài)
2.競爭現(xiàn)象的處理使用雙端口RAM的關(guān)鍵是對競爭的處理。當(dāng)外部CPU通過兩個(gè)端口對雙端口RAM內(nèi)部的同一個(gè)存儲單元進(jìn)行操作(即兩組地址總線完全相同)時(shí),系統(tǒng)將出現(xiàn)競爭。為避免因競爭而導(dǎo)致的通信失敗,設(shè)計(jì)者提出了各種解決方案,常見的有如下3種。
·設(shè)置標(biāo)志位。在開辟數(shù)據(jù)通信區(qū)的同時(shí)可通過軟件方法在某個(gè)固定的存儲單元設(shè)立標(biāo)志位。這種方法要求兩端CPU每次訪問雙端口RAM之前必須查詢、測試和設(shè)置標(biāo)志位,然后再根據(jù)標(biāo)志位的狀態(tài)決定是否可以訪問數(shù)據(jù)區(qū)。
有的雙端口本身就具有專用的一個(gè)或多個(gè)硬件標(biāo)志鎖存器和專門的測試和設(shè)置指令,可直接對標(biāo)志位進(jìn)行讀寫操作。這種方法通常用在多個(gè)處理器共享一個(gè)存儲器塊時(shí)。為了保證通信數(shù)據(jù)的完整性,在采用這種方法時(shí)往往要求每個(gè)處理器能對該存儲器塊進(jìn)行互斥的存取。
·軟件查詢引腳狀態(tài)。雙端口RAM必須具有解決兩個(gè)處理器同時(shí)訪問同一單元的競爭仲裁邏輯功能。當(dāng)雙方訪問地址發(fā)生沖突時(shí),競爭仲裁邏輯可用來決定哪個(gè)端口訪問有效,同時(shí)取消無效端口的訪問操作,并將禁止端口的信號置為低電平。因此信號可作為處理器等待邏輯的輸入之一,即當(dāng)為低電平時(shí),讓處理器進(jìn)入等待狀態(tài),每次訪問雙端口RAM時(shí),檢查狀態(tài)以判斷是否發(fā)生競爭,只有為高時(shí)對雙端口RAM的操作才有效。
·利用硬件解決競爭。信號可以直接接至支持插入等待時(shí)序的CPU,如80C196的引腳,而無需軟件支持。
3.電路原理圖原理圖如圖13.13所示,由兩個(gè)8051單片機(jī)和包括雙端口RAM的單片機(jī)控制系統(tǒng)組成。兩個(gè)單片機(jī)之間的通信是通過對雙端口RAM的讀寫實(shí)現(xiàn)的。單片機(jī)對雙端口RAM的訪問與片外擴(kuò)展RAM沒有區(qū)別,例如,要對IDT7312的0x0單元進(jìn)行操作,只需對片外地址0x7800進(jìn)行操作即可;而要對IDT7312的0x0單元進(jìn)行操作,只需對片外地址0x7801進(jìn)行操作即可。
圖13.138051與IDT7132組成的系統(tǒng)原理圖
在本系統(tǒng)中,單片機(jī)U1將某些數(shù)據(jù)存入IDT7132,由U2將這些數(shù)據(jù)讀入并處理,此時(shí)U1就可以去進(jìn)行其他操作。顯然,這種發(fā)放可以實(shí)現(xiàn)一定程度上的并行計(jì)算,在計(jì)算量較大的時(shí)候是比較可取的。
13.5.2程序設(shè)計(jì)系統(tǒng)工作后,單片機(jī)U2連續(xù)讀雙端口RAM,先查詢(P3.5)信號,若為高電平,說明不忙,則查詢更新標(biāo)志單元7800H。若7800H單元為#FFH,說明數(shù)據(jù)已經(jīng)更新,單片機(jī)先把標(biāo)志單元7800H置為#00H,再讀入數(shù)據(jù);若標(biāo)志單元7800H為#00H,說明數(shù)據(jù)未更新,單片機(jī)U2再讀IDT7132。單片機(jī)U2讀雙端口RAM的流程如圖13.14(a)所示。單片機(jī)U1向IDT7132的寫操作與此類似,首先把更新標(biāo)志單元7800H置為#FFH,然后再向其中寫入數(shù)據(jù),如圖13.14(b)所示。
圖13.14單片機(jī)讀、寫IDT7312的流程圖
程序如例13-6所示,采用設(shè)置標(biāo)志位和軟件查詢的方法解決競爭問題。
【例13-6】兩片8051單片機(jī)通過雙端口RAM IDT7132交換數(shù)據(jù)。IDT7312的第一個(gè)存儲單元0x0作為更新標(biāo)志,從0x1~0x0A的10個(gè)字節(jié)作為存儲區(qū),U1可以在滿足條件時(shí)向此存儲區(qū)寫入數(shù)據(jù),U2可以在滿足條件時(shí)從此存儲區(qū)讀出數(shù)據(jù)。
U1的程序:
#include
typedef unsigned char uchar;
#define adr_flag((uchar*)0x17800)//存放更新標(biāo)志的地址
#define adr_store ((uchar*)0x17801)//存儲區(qū)起始地址
sbit BL=P3^5;//P.5接BUSYL信號
void main(void)
{
uchar buf[10];//存儲從IDT7312中讀取的數(shù)據(jù)
uchar i,temp;
while(1)//無限循環(huán)
{
buf[i]=*(adr_store+i);//讀雙端口RAM
if(!BL) break;//如果BUSYL信號為低,循環(huán)檢測
temp=*adr_flag;//直到BUSYL信號變高
if(temp==0xff) break;//如果尚未更新,循環(huán)檢測
else//如果已經(jīng)更新
{
*adr_flag=0x0;//清除更新標(biāo)志
for(i=0;i<=9;i++)//讀取10個(gè)字節(jié)
buf[i]=*(adr_store+i);
}
}
}
U2的程序:
#include
typedef unsigned char uchar;
#define adr_flag((uchar*)0x17800)//存放更新標(biāo)志的地址
#define adr_store ((uchar*)0x17801) //存儲區(qū)起始地址
sbit BR=P3^5;//P.5接BUSYR信號
void main(void)
{
uchar buf[10];//將要寫入的數(shù)據(jù)存放在buf[10]中
uchar i,temp;
while(1)//無限循環(huán)
{
*(adr_store+i)= buf[i];//寫雙端口RAM
if(!BR) break;//如果BUSYR信號為低,循環(huán)檢測
temp=*adr_flag;//直到BUSYR信號變高
if(temp==0) break; //若上次更新尚未被讀取,循環(huán)檢測