高速數(shù)據(jù)傳輸接口DDR2 I/F 的特性及測(cè)試

前言

近年來隨著視頻設(shè)備、個(gè)人電腦的發(fā)展，在這些設(shè)備上進(jìn)行的3d處理，視頻交換以及復(fù)雜的運(yùn)算導(dǎo)致數(shù)據(jù)量急劇增大，為了滿足這些數(shù)據(jù)要在處理器、memory和外圍設(shè)備之間的高速交換，近年來出現(xiàn)了多種多樣的高速接口。同時(shí)，由于數(shù)據(jù)的高速傳輸，也給測(cè)試帶來的新技術(shù)上及測(cè)試成本上的挑戰(zhàn)。本文將基于advantest的t6500系列測(cè)試系統(tǒng)，針對(duì)最近出現(xiàn)的高速數(shù)據(jù)傳輸接口ddr2 i/f的特性及測(cè)試進(jìn)行簡(jiǎn)單介紹。

高速memory i/f概要

為了簡(jiǎn)單說明，表1列出了從1990年至今 pc memory總線，微處理器，memory單元以及高速接口的對(duì)應(yīng)情況。從表中可以看出傳輸總線的速度隨著從sdr到ddr2的轉(zhuǎn)變而迅速提高。隨著數(shù)據(jù)量的日益增大，ddr2存儲(chǔ)器已成為內(nèi)存和圖形處理芯片的主流應(yīng)用。因此，soc芯片中的ddr2 i/f 應(yīng)用也越來越廣泛。

 
 
ddr2在memory cell和i/o buffer間集成了4 bit 的pre-fetches傳輸線，相同頻率的ddr1只集成了2 bit，因此ddr2的數(shù)據(jù)頻率可以達(dá)到ddr1的2倍（如圖2）。

 
ddr2 i/f高速信號(hào)傳輸原理

ddr2 i/f的管腳示例如圖3，決定ddr2 i/f i/o特點(diǎn)的管腳是dqs(data strobe signal)和dq(data)。clk用來提供外部時(shí)鐘信號(hào)，command用來提供控制指令，dm用來屏蔽某些數(shù)據(jù)位的輸出。

 
 
與傳統(tǒng)的數(shù)據(jù)傳輸方式不同，ddr2數(shù)據(jù)(data)的輸入輸出并不是與外部時(shí)鐘信號(hào)同步，而是由差分的dqs(data strobe signal)信號(hào)進(jìn)行控制。如圖4所示，dq的數(shù)據(jù)輸出是有dqs的上升沿和下降沿觸發(fā)的。通過這種方式，可以實(shí)現(xiàn)ddr2芯片數(shù)據(jù)的高速傳輸?！　?

ddr2 i/f 測(cè)試要求

ddr2 i/f的數(shù)據(jù)傳輸頻率很高，并且對(duì)傳輸信號(hào)的品質(zhì)要求也比較高，愛德萬測(cè)試提供了以t6577+ddr2 　i/f option module的方式滿足了dd2 i/f的各種性能測(cè)試及低成本的測(cè)試要求。

下面以ddr667（數(shù)據(jù)頻率667mbps）為例，簡(jiǎn)單介紹對(duì)其進(jìn)行測(cè)試時(shí)相應(yīng)的信號(hào)管腳上需要的測(cè)試條件以及與其對(duì)應(yīng)的測(cè)試方法：

　　　 dqs/dqn測(cè)試條件：信號(hào)頻率: 667mbps　接口規(guī)格:sstl18
　　　 clock測(cè)試條件：信號(hào)頻率：333mbps　接口規(guī)格：sstl18
　　　 dqs與dqn之間的關(guān)系：通過dqs信號(hào)控制dqn管腳上數(shù)據(jù)連續(xù)的輸入和輸出。
　　　 ac參數(shù)測(cè)試條件：通過option module提供高頻時(shí)間參數(shù)的測(cè)試條件。
　　 　 dc 參數(shù)測(cè)試條件：通過t6577內(nèi)置的mdc,udc測(cè)量單元對(duì)ddr2 i/f的dc參數(shù)進(jìn)行高精度測(cè)試。

　　t6577+ ddr2 i/f option module原理圖

　　　 667mbps/sstl18輸出信號(hào) ：t6577高速輸出模式可以對(duì)應(yīng)
　　　 333mhz/sstl18 時(shí)鐘信號(hào)連續(xù)提供：option可以提供低jitter的信號(hào)
　　　 要求option可以檢測(cè)dq以及dqs的輸出以及它們之間的關(guān)系：利用option的source synchronous功能和sdr功能可以對(duì)應(yīng)
　　　 667mbps/sstl18輸入輸出信號(hào)的精度保證：　通過dual transmission line和option是信號(hào)達(dá)到精度要求
　　　 ac測(cè)試中dqs和strb信號(hào)之間有一定的延遲：通過option可以提供可變的時(shí)間延遲，延遲時(shí)間±1ns，分辨率20ps
　　 　 dc測(cè)試：t6577的dc測(cè)試單元可以對(duì)應(yīng)

 
 
t6577對(duì)應(yīng)測(cè)試方法

利用t6577+ ddr2 i/f option module可以實(shí)現(xiàn)對(duì)ddr2 i/f dq和dqs管腳上信號(hào)的測(cè)試。圖6和圖7顯示出了在不同的數(shù)據(jù)輸入/輸出周期t6577可以完成的測(cè)試項(xiàng)目和完成ddr2功能測(cè)試提供的測(cè)試條件。

 
結(jié)論

通過上述介紹可以看出t6577 + ddr2 i/f option module完全可以滿足高速ddr2 i/f的高速高精度測(cè)試要求，實(shí)現(xiàn)了低成本的ddr2 i/f的測(cè)試。t6577作為通用soc測(cè)試系統(tǒng)，可以滿足各種soc,asic,rf/mixed芯片的測(cè)試要求，完成各種類型芯片的高速高精測(cè)試。