具有負(fù)時(shí)間常數(shù)的DPGA條件信號(hào)

數(shù)字可編程增益放大器（DPGA）放大或減弱模擬信號(hào)，可最大限度地?cái)U(kuò)大模數(shù)轉(zhuǎn)換器（ADC）的動(dòng)態(tài)范圍。大多數(shù)單片DPGA都在運(yùn)算放大器的反饋環(huán)路中使用了多路復(fù)用乘法數(shù)模轉(zhuǎn)換器（DAC），如Maxim LTC6910和National Semiconductor LPM8100，以便DAC的輸入代碼可以設(shè)置放大器的閉環(huán)增益。不使用單片DPGA，而是使用兩個(gè)運(yùn)算放大器和三個(gè)模擬開(kāi)關(guān)來(lái)構(gòu)建基于負(fù)時(shí)間常數(shù)的DPGA。

無(wú)疑，工程師對(duì)e–t/RC 收斂指數(shù)非常熟悉，其中RC電路內(nèi)的電容器以漸進(jìn)方式放電到零。對(duì)于輸入VIN，在t = T = loge(2)RC時(shí)V = VIN/2，在t = 2T時(shí)V = VIN /4，在t =3T時(shí)V = VIN /8，依此類推。

當(dāng)用一個(gè)合成負(fù)電阻的有源電路代替R時(shí)，工程師可能不太熟悉同一RC拓?fù)浣Y(jié)構(gòu)的特性，不過(guò)同樣簡(jiǎn)單。當(dāng)用–R代替電阻R時(shí)，可以創(chuàng)建一個(gè)正RC時(shí)間常數(shù)。這樣就創(chuàng)建了一個(gè)發(fā)散指數(shù)VINe+t/RC。

該波形并非收斂為零，而是在理論上發(fā)散為無(wú)窮大，當(dāng)t=T時(shí)V=2VIN，當(dāng)t=2T時(shí)V=4VIN，當(dāng)t=3T時(shí)V=8VIN，依此類推。因此，在啟動(dòng)“負(fù)放電”之后只須等待適當(dāng)?shù)臅r(shí)間（t = log2(V/VIN），就可放大VIN。發(fā)散指數(shù)和負(fù)時(shí)間常數(shù)是圖2中的電路的核心概念。

可用由微控制器或其他電路生成的脈沖寬度調(diào)制（PWM）信號(hào)對(duì)放大器增益進(jìn)行編程。當(dāng)PWM信號(hào)到達(dá)邏輯0時(shí)，采樣保持電容器C1充電至VIN。當(dāng)PWM信號(hào)循環(huán)到邏輯1時(shí)，運(yùn)算放大器A1驅(qū)動(dòng)R1C1正反饋環(huán)路，創(chuàng)建一個(gè)負(fù)時(shí)間常數(shù)。

只要PWM信號(hào)保持在邏輯1，導(dǎo)致C1充電的發(fā)散指數(shù)的上升就會(huì)繼續(xù)。這將創(chuàng)建為VOUT(t) = VIN2(t/10?s + .5) 的凈電壓增益。因此，增益= 2(t/10?s + .5)，log(增益) = 3 + 0.6 dB/?s。在放大周期結(jié)束時(shí)，PWM返回到邏輯0，放大器A2捕捉并保持放大的VIN。

增益和時(shí)序之間的對(duì)數(shù)關(guān)系可提供卓越的增益分辨率，即使是在PWM信號(hào)只有8位分辨率，而且其可編程增益在寬范圍情況下，也優(yōu)于0.2 dB/LSB_step。

指數(shù)信號(hào)的時(shí)序精度和可重復(fù)性、ADC采樣、抖動(dòng)，以及RC時(shí)間常數(shù)穩(wěn)定性都會(huì)限制放大器的增益編程精度。在圖2中，1 ns時(shí)序誤差或抖動(dòng)都會(huì)導(dǎo)致0.007%的增益編程誤差。幸運(yùn)的是，微控制器和數(shù)據(jù)采集系統(tǒng)中幾乎普遍包括可編程的定時(shí)器/計(jì)數(shù)器硬件，這通常便于以數(shù)字方式生成可重復(fù)的PWM控制信號(hào)。