一種短波軟件無(wú)線(xiàn)電臺(tái)數(shù)字中頻單元的設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)實(shí)際應(yīng)用需求，基于FPGA設(shè)計(jì)了一種可用于民用短波電臺(tái)的中頻數(shù)字處理單元。分析了相應(yīng)的工作原理、性能特點(diǎn)及實(shí)現(xiàn)方法；結(jié)合音頻信號(hào)的處理流程進(jìn)行了深入的研究并實(shí)現(xiàn)了該單元。經(jīng)過(guò)實(shí)際測(cè)試，證明所設(shè)計(jì)的中頻數(shù)字單元性能優(yōu)良，可滿(mǎn)足使用要求。
關(guān)鍵詞：中頻數(shù)字化；FPGA；DDC；DUC；AGC

0 引言
    軟件無(wú)線(xiàn)電技術(shù)是20世紀(jì)90年代以后逐漸興起的一種全新的設(shè)計(jì)理念，其核心是在通用的通信硬件平臺(tái)上加載不同的軟件，實(shí)現(xiàn)不同通信方式之間的轉(zhuǎn)換?；镜姆椒ㄊ菍拵?strong>A／D轉(zhuǎn)換器盡可能地靠近射頻天線(xiàn)，以便盡早地將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，最大限度地通過(guò)軟件來(lái)實(shí)現(xiàn)通信系統(tǒng)的各種功能。目前由于直接進(jìn)行射頻數(shù)字化在實(shí)際應(yīng)用中還存在著一定困難，所以一般先經(jīng)模擬射頻信號(hào)變頻至適當(dāng)中頻，然后在中頻直接數(shù)字化，經(jīng)數(shù)字上下變頻(DUC／DDC)至基帶后再進(jìn)行處理。與傳統(tǒng)模擬中頻方法相比，采用數(shù)字變頻的方法可以避免混頻器的非線(xiàn)性、參數(shù)一致性、溫度漂移、頻率穩(wěn)定度等一系列問(wèn)題，而且具有動(dòng)態(tài)范圍大、體積小、重量輕、成本低，穩(wěn)定性和可靠性高等特點(diǎn)。是未來(lái)民用短波電臺(tái)的發(fā)展方向。
    數(shù)字變頻的實(shí)現(xiàn)通常有3條途徑：
    (1)可以采用專(zhuān)用芯片，如AD公司的AD6620以及HARRIS公司的HSP50415等；
    (2)可以用DSP芯片或者參數(shù)化的ASIC來(lái)實(shí)現(xiàn)；
    (3)根據(jù)系統(tǒng)要求自行設(shè)計(jì)，并用FPGA來(lái)實(shí)現(xiàn)。
    現(xiàn)場(chǎng)可編程邏輯器件(FPGA)既繼承了ASIC的大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了ASlC的設(shè)計(jì)周期長(zhǎng)、投資大、靈活性差的缺點(diǎn)，與高速DSP及參數(shù)化ASIC的技術(shù)性能相比，具有體積小、功耗小、現(xiàn)場(chǎng)可編程能力強(qiáng)的特點(diǎn)。所以，用FPGA實(shí)現(xiàn)中頻數(shù)字處理算法具有很好的前景。

1 系統(tǒng)模塊設(shè)計(jì)
1．1 數(shù)字上／下變頻
    在變換抽樣率的系統(tǒng)中，有單級(jí)濾波和多級(jí)濾波2種實(shí)現(xiàn)形式。采用多級(jí)實(shí)現(xiàn)方法有重要的現(xiàn)實(shí)意義，與單級(jí)濾波相比，它的優(yōu)點(diǎn)主要體現(xiàn)在：實(shí)現(xiàn)抽樣率變換系統(tǒng)時(shí)可顯著地降低運(yùn)算量；降低系統(tǒng)中的存儲(chǔ)量；簡(jiǎn)化濾波器設(shè)計(jì)問(wèn)題，允許每一級(jí)歸一化的過(guò)渡帶比較寬；實(shí)現(xiàn)數(shù)字濾波器時(shí)可減少有限字長(zhǎng)效應(yīng)(即舍入噪聲和系數(shù)靈敏度)。
    在本文所述的方案中，上下變都是采取CIC濾波器、補(bǔ)償FIR濾波器、整形FIR濾波器三級(jí)級(jí)聯(lián)的結(jié)構(gòu)。
1．1．1 上變頻模塊設(shè)計(jì)
    上變頻模塊需將調(diào)制好的基帶信號(hào)經(jīng)過(guò)升采樣率變換，通過(guò)I，Q支路的正交混頻，將基帶信號(hào)中心頻率搬移到中頻后送往射頻單元，經(jīng)由濾波器濾波后二次模擬混頻到射頻最終由天線(xiàn)發(fā)射。上變頻模塊基本工作流程是：首先將量化后的基帶信號(hào)通過(guò)整形濾波器進(jìn)行處理，以適應(yīng)帶限信道和消除碼間串?dāng)_(ISI)，再通過(guò)補(bǔ)償濾波器抵消后級(jí)CIC濾波帶來(lái)的通帶內(nèi)衰減，然后通過(guò)插值濾波器處理提高采樣率，最后與正交載波進(jìn)行數(shù)字混頻，DUC模塊功能框圖如圖1所示。

1．1．2 下變頻模塊設(shè)計(jì)
    下變頻模塊需要將經(jīng)前端射頻單元模擬混頻及濾波后的中頻模擬信號(hào)A／D轉(zhuǎn)換后，通過(guò)與NCO產(chǎn)生的I，Q兩路信號(hào)數(shù)字混頻變?yōu)榱阒蓄l信號(hào)，CIC濾波器完成對(duì)零中頻的抽取濾波，再經(jīng)過(guò)補(bǔ)償FIR濾波器和整形FIR濾波器，輸出低采樣率的基帶信號(hào)，供后端的數(shù)字處理。下變頻(DDC)模塊功能框圖如圖2所示。

1．1．3 NCO的設(shè)計(jì)
    NCO是數(shù)字變頻模塊中的主要組成部分之一，其目標(biāo)就是產(chǎn)生一個(gè)理想的正弦或余弦波采樣值。在采樣率較低時(shí)，正弦波形采樣可以用實(shí)時(shí)計(jì)算的方法產(chǎn)生；而在采樣率高的情況下．產(chǎn)生正弦波采樣最簡(jiǎn)單有效的方法是查表法，即事先計(jì)算好各個(gè)相位的正弦值并存儲(chǔ)在ROM中，然后按相位做地址查表得到正弦波采樣。NCO主要由相位累加器、相位加法器和正弦表只讀存儲(chǔ)器3部分組成，工作原理如下：每一個(gè)時(shí)鐘脈沖，利用相位累加器使相位在原來(lái)的基礎(chǔ)上加一個(gè)相位增加量即頻率控制字，再利用相位加法器加上初始相位即相位偏移，最后用相位值作為正弦表的地址查出正弦值，累加器遞增完成一個(gè)循環(huán)即是一個(gè)正弦波形的周期。
1．1．4 CIC設(shè)計(jì)
    CIC濾波器是一種零極點(diǎn)相消的濾波器，整個(gè)結(jié)構(gòu)可以只用加法器、積分器和寄存器來(lái)實(shí)現(xiàn)，已經(jīng)被證明是在高速抽取中非常有效的單元。CIC濾波器由兩部分組成：積分部分和梳狀部分，各部分傳輸函數(shù)為：
   
1．1．5 FIR設(shè)計(jì)
    采用分布式算法實(shí)現(xiàn)FIR濾波器是FPGA設(shè)計(jì)的常用手段。分布式算法完成乘加功能時(shí)，是通過(guò)將各輸入數(shù)據(jù)每一對(duì)應(yīng)位產(chǎn)生的部分積預(yù)先進(jìn)行相加形成相應(yīng)部分積，然后再對(duì)各部分積進(jìn)行累加完成最終結(jié)果；而傳統(tǒng)算法是等到所有乘積產(chǎn)生之后再進(jìn)行相加來(lái)完成相加運(yùn)算的。與傳統(tǒng)算法相比，分布式算法可極大的減小硬件電路規(guī)模，很容易實(shí)現(xiàn)流水線(xiàn)處理，提高電路的執(zhí)行速度。
1．2 SSB調(diào)制／解調(diào)方案
    目前短波電臺(tái)中常用調(diào)制體制為單邊帶(SSB)調(diào)制，其傳統(tǒng)的實(shí)現(xiàn)方法是對(duì)模擬信號(hào)進(jìn)行處理，一般實(shí)現(xiàn)采用的有模擬濾波法、移相法及混合法等。
    本方案中SSB調(diào)制／解調(diào)采用了數(shù)字復(fù)數(shù)濾波法，其原理是將基帶信號(hào)進(jìn)行復(fù)數(shù)邊帶濾波后，進(jìn)行復(fù)調(diào)制取實(shí)部，得到單邊帶信號(hào)，其實(shí)現(xiàn)框圖如圖3所示。

1．3 中頻AGC設(shè)計(jì)
    在短波單邊帶通信系統(tǒng)，有很多因素導(dǎo)致在接收機(jī)輸入端的信號(hào)強(qiáng)度有很大的變化和起伏。例如，發(fā)射臺(tái)功率的大小，接收機(jī)離發(fā)射臺(tái)距離的遠(yuǎn)近，信號(hào)在傳播過(guò)程中傳播條件的變化(如電離層和對(duì)流層的騷動(dòng)，天氣的變化)，接收機(jī)環(huán)境的變化，以及人為產(chǎn)生的噪聲對(duì)接收機(jī)的影響等。這樣接收機(jī)的輸入信號(hào)變化范圍往往很大，信號(hào)弱時(shí)可以是1μV或幾十μV，信號(hào)強(qiáng)時(shí)可達(dá)幾百mV，最強(qiáng)信號(hào)和最弱信號(hào)相差可達(dá)幾十dB。
    為了克服外界各種因素對(duì)接收機(jī)輸入信號(hào)的影響，需要使用自動(dòng)增益控制技術(shù)。它能夠保證在接收弱信號(hào)時(shí)，接收機(jī)的增益高，而接收強(qiáng)信號(hào)時(shí)則增益低。使輸出信號(hào)保持適當(dāng)?shù)碾娖?，不至于因?yàn)檩斎胄盘?hào)太小而無(wú)法正常工作，也不至于因?yàn)檩斎胄盘?hào)太大而使接收機(jī)發(fā)生飽和或堵塞。
    在本電臺(tái)中AGC的實(shí)現(xiàn)采用模擬和數(shù)字兩級(jí)AGC控制。接收到的射頻信號(hào)經(jīng)混頻變?yōu)橹蓄l，中頻放大器是受AGC電壓控制的可控放大器，放大后的中頻信號(hào)經(jīng)A／D采樣及數(shù)字下變頻后進(jìn)行處理，經(jīng)過(guò)模擬增益計(jì)算模塊產(chǎn)生中頻放大器控制電壓AAGC，它的作用是使輸入信號(hào)的峰一峰值限制在A／D的最大允許電壓之內(nèi)，防止輸入采樣的A／D上下溢出。數(shù)字放大器的增益DAGC由數(shù)字增益計(jì)算模塊產(chǎn)生，使解調(diào)輸出信號(hào)電平保持平穩(wěn)。
    為了減少處理時(shí)延，增益計(jì)算模塊是通過(guò)對(duì)下變頻及濾波后的基帶信號(hào)進(jìn)行能量檢測(cè)、平方律檢波得到所需要的調(diào)整值。在處理時(shí)可以根據(jù)需要對(duì)增益控制步長(zhǎng)作調(diào)整，如檢測(cè)的信號(hào)能量低于額定值，則將增益電壓加大；高于額定值，則將增益電壓減小。所得AGC電路如圖4所示。

1．4 音頻處理器設(shè)計(jì)
    本電臺(tái)選用的音頻AD／DA器件是TI公司的TLV320AIC20芯片。它的工作電壓為3～5 V，當(dāng)內(nèi)置的FIR使能時(shí)，最大輸出轉(zhuǎn)換速率為22 KS／s，F(xiàn)IR旁路時(shí)的最大輸出轉(zhuǎn)換速率為88 KS／s。它內(nèi)置有可編程輸入／輸出放大器，可編程采樣頻率等。
    考慮到電臺(tái)接收端的實(shí)際收聽(tīng)效果，避免出現(xiàn)聲音忽大忽小的情況出現(xiàn)，對(duì)音頻信號(hào)需要進(jìn)行AGC處理。當(dāng)音量(無(wú)論是輸入音量還是輸出音量)超過(guò)某一門(mén)限值，信號(hào)就會(huì)被限幅。限幅指的是音頻設(shè)備的輸出不再隨著輸入而變化，輸出實(shí)質(zhì)上變成了最大音量位置上的一條水平線(xiàn)；當(dāng)檢測(cè)到音頻增益達(dá)到了某一門(mén)限時(shí)，它會(huì)自動(dòng)減小增益來(lái)避免限幅的發(fā)生。另一方面，如果捕捉到的音量太低時(shí)，系統(tǒng)將自動(dòng)提高增益?；驹硎牵簩⑤斎氲囊纛l數(shù)據(jù)投影在一個(gè)固定區(qū)間內(nèi)，從而使得不論輸入的數(shù)據(jù)數(shù)值大小都會(huì)等比例地向這個(gè)空間映射。一方面將獲得的音頻數(shù)據(jù)最大值與原來(lái)的峰值進(jìn)行比較，如果有新的峰值出現(xiàn)就計(jì)算新的增益系數(shù)；另一方面在一定的時(shí)間周期內(nèi)獲取一個(gè)新的峰值，這個(gè)峰值與原峰值比較并計(jì)算新的增益系數(shù)。這個(gè)增益系數(shù)是相對(duì)穩(wěn)定的。當(dāng)音量加大時(shí)，信號(hào)峰值會(huì)自動(dòng)增加，從而增益系數(shù)自動(dòng)下降；當(dāng)音量減小時(shí)，新的峰值會(huì)減小并且取代原來(lái)的峰值，從而使峰值下降，使增益系數(shù)上升。最后輸出的數(shù)據(jù)乘以新增益系數(shù)后映射到音頻信號(hào)輸入的投影區(qū)間內(nèi)。

2 工程實(shí)現(xiàn)
    實(shí)際項(xiàng)目中，對(duì)中頻數(shù)字處理單元的主要指標(biāo)要求為：
    (1)中頻頻率500 kHz；
    (2)調(diào)制類(lèi)型：USB，LSB，AM，CW；
    (3)接收機(jī)靈敏度≤60 μV(Signal—to—Noise—and—Distortion Ratio，SINAD≥12 dB)；
    (4)AGCGC特性收中頻500 kHz輸入3．5(-36．1 dBm)～350 mV(3．9 dBm)時(shí)，DSP音頻輸出變化≤2 dB(10 kΩ)。
    (5)音頻輸入≥100 mV(600 Ω)時(shí)，500 kHz中頻輸出≥-31 dBm。
    (6)發(fā)射機(jī)互調(diào)特性：500 kHz中頻輸出≤-37 dBm(50 Ω)，雙音互調(diào)≤-45 dB。
2．1 數(shù)字中頻單元硬件平臺(tái)
    針對(duì)設(shè)計(jì)要求，中頻A／D器件選用AD公司的AD9649-20芯片，其最高采樣率20 MS／s，支持差分輸入，14位輸出，1．8 V供電功耗僅有45 mW。中頻D／A器件選用AD公司的AD9764芯片，它的采樣率為125 MS／s，14位輸入，差分輸出，3 V供電時(shí)功耗45 mW，休眠功耗小于25 mW，具有28腳SOIC和TSSOP兩種封裝形式。采用FPGA作為核心處理器，選用ALTERA公司的EP3C16Q240器件。硬件平臺(tái)框圖如下所示。

2．2 工作流程
    接收時(shí)：中頻輸入的500 kHz模擬中頻信號(hào)經(jīng)AD9649-20采樣后(采樣速率4．608 MHz)，數(shù)字信號(hào)并行輸出至FPGA；數(shù)字下變頻模塊把中頻信號(hào)下變頻為基帶信號(hào)，對(duì)應(yīng)的采樣率從4．608 Mb／s變?yōu)?．6 Kb／s(總抽取率為480)?；鶐盘?hào)先經(jīng)AGC模塊處理，此模塊的2個(gè)輸出AA GC和DAGC分別用來(lái)控制前端模擬中頻放大器和后端的數(shù)字增益。之后數(shù)字基帶信號(hào)進(jìn)入調(diào)制解調(diào)模塊得到用戶(hù)所需信息，再通過(guò)音頻DAC輸出至話(huà)筒。
    發(fā)送時(shí)：輸入音頻信號(hào)經(jīng)過(guò)音頻A／D變換后進(jìn)入FPGA音頻處理模塊，通過(guò)音頻AGC處理后在調(diào)制解調(diào)模塊進(jìn)行調(diào)制(用戶(hù)可以指定USB．   LSB，AM，CW四種調(diào)制類(lèi)型)，調(diào)制后數(shù)據(jù)采樣率為9．6 kHz，F(xiàn)PGA的上變頻模塊經(jīng)過(guò)480倍的內(nèi)插，最終輸出數(shù)據(jù)速率為4．608 MHz、中頻為500 kHz的中頻信號(hào)通過(guò)中頻DA器件AD9764輸出到射頻單元，混頻到射頻并進(jìn)行功率放大濾波后發(fā)射。

3 系統(tǒng)測(cè)試
3．1 測(cè)試方法
3．1．1 DDC測(cè)試方法
    信號(hào)源輸出頻率為501 kHz．幅度為100μV，12．3μV的正弦波到本系統(tǒng)的中頻信號(hào)輸入端，本系統(tǒng)的音頻信號(hào)輸出端接至綜測(cè)儀進(jìn)行測(cè)試。測(cè)試結(jié)果如圖6所示。

3．1．2 DUC測(cè)試方法
    信號(hào)源輸出頻率為1 kHz，幅度為100μV的正弦波到本系統(tǒng)的音頻信號(hào)輸入端，本系統(tǒng)的中頻信號(hào)輸出端接至頻譜儀進(jìn)行測(cè)試。測(cè)試結(jié)果如圖7所示。

    上述實(shí)現(xiàn)方案用于實(shí)際電臺(tái)中，通過(guò)大量的室內(nèi)測(cè)試和室外遠(yuǎn)距離測(cè)試，通話(huà)效果良好，實(shí)測(cè)性能指標(biāo)達(dá)到國(guó)內(nèi)領(lǐng)先水平。并且由于采用了純數(shù)字的中頻處理技術(shù)，使電臺(tái)的成本控制、可靠性、可維護(hù)性、整機(jī)的體積和功耗，以及功能的可擴(kuò)充性都得到極大的改善。
3．2 測(cè)試結(jié)果分析
    圖6(a)在100μV信號(hào)輸入幅度下，音頻在600 Ω，輸出2．45 V的情況下音頻失真度<1％；圖6(b)在滿(mǎn)足SINAD=12 dB的時(shí)候，中頻信號(hào)輸入幅度為12．3 μV即可，完全滿(mǎn)足接收系統(tǒng)要求(系統(tǒng)要求中頻信號(hào)輸入幅度為50μV要滿(mǎn)足SINAD=12 dB)。
    由圖7(a)可見(jiàn)，在近端(10 kHz)滿(mǎn)足信噪比大于等于50 dB。近端無(wú)雜散；由圖7(b)可見(jiàn)，在遠(yuǎn)端(200 kHz)雜散抑制大于等于70 dB。

5 結(jié)語(yǔ)
    本文設(shè)計(jì)了一種短波民用電臺(tái)的中頻數(shù)字處理單元及基于FPGA的實(shí)現(xiàn)方法，同時(shí)也對(duì)音頻信號(hào)的處理流程做出分析研究。由于FPGA在設(shè)計(jì)和修改上的靈活性，使其比ASIC更加適合實(shí)現(xiàn)數(shù)字上下變頻及多模式調(diào)制解調(diào)功能。本文方案測(cè)試結(jié)果性能良好，已在實(shí)際軟件無(wú)線(xiàn)電電臺(tái)中得到應(yīng)用，具有推廣應(yīng)用價(jià)值。