現(xiàn)代電表網(wǎng)絡(luò)跨接故障校正方法

商用和住宅應(yīng)用的電表嚴(yán)重依賴基于TIA/EIA-485標(biāo)準(zhǔn)(常稱作RS-485)的長距離、差分?jǐn)?shù)據(jù)傳輸網(wǎng)絡(luò)。為了克服偏遠(yuǎn)總線節(jié)點(diǎn)之間常遇到的大接地電勢差問題，在信號和電源線路方面，所有節(jié)點(diǎn)均與本地電表電路進(jìn)行電隔離。

電表網(wǎng)絡(luò)是一種典型的主/從系統(tǒng)，其主節(jié)點(diǎn)(放置在控制中心內(nèi))的主機(jī)處理器按序?qū)偩€上的多個從節(jié)點(diǎn)(位于單個終端客戶的營業(yè)場所內(nèi))進(jìn)行尋址。

單個網(wǎng)絡(luò)通常由多達(dá)60個節(jié)點(diǎn)組成，因此如果在網(wǎng)絡(luò)安裝期間沒有預(yù)防措施或者網(wǎng)絡(luò)工作期間沒有相應(yīng)糾正辦法的話，雙絞線總線的兩條導(dǎo)線發(fā)生意外跨接的可能性非常高。

美國和歐洲的各大電表公司主要依靠經(jīng)過嚴(yán)格培訓(xùn)的網(wǎng)絡(luò)安裝人員，并利用視覺區(qū)分方法，即以不同顏色標(biāo)示線纜作為防止跨接的措施。這種方法允許使用標(biāo)準(zhǔn)收發(fā)器和線纜，例如：隔離式RS-485收發(fā)器和5類線纜。

為了進(jìn)一步降低接線錯誤的風(fēng)險(xiǎn)，最近的一些網(wǎng)絡(luò)設(shè)計(jì)紛紛使用一種被稱作訓(xùn)練序列的方法，它讓從節(jié)點(diǎn)適應(yīng)主節(jié)點(diǎn)的信號極性。在這種序列中，主節(jié)點(diǎn)向所有從節(jié)點(diǎn)廣播一種獨(dú)特的位模式。最初于上電期間存儲在每個從處理器內(nèi)的相同位模式，與主節(jié)點(diǎn)所發(fā)送的模式進(jìn)行比較。如果模式匹配，則從節(jié)點(diǎn)保持其信號極性。如果不匹配，則從處理器反轉(zhuǎn)接收數(shù)據(jù)和發(fā)送數(shù)據(jù)的信號極性。這種反轉(zhuǎn)通常通過從處理器內(nèi)的互斥或(Exclusive-OR)函數(shù)來完成，并不要求對硬件設(shè)計(jì)進(jìn)行任何修改。因此，仍然維持了標(biāo)準(zhǔn)收發(fā)器的正常工作。

與這種方法形成對比的是，亞洲電表公司推動發(fā)展更為低成本的網(wǎng)絡(luò)設(shè)計(jì)，它們利用：

l 經(jīng)驗(yàn)不足的網(wǎng)絡(luò)安裝人員

l 低成本、非顏色編碼線，而非雙絞線

l 具有集成信號極性校正的專用收發(fā)器

圖1顯示了使用TI SN65HVD888極性校正(POLCOR)收發(fā)器的典型電表網(wǎng)絡(luò)。主節(jié)點(diǎn)包含一個故障保護(hù)偏置電阻器網(wǎng)絡(luò)(RFS和RT)，用于確定總線的信號極性。主節(jié)點(diǎn)和從節(jié)點(diǎn)均要求使用完整極性校正邏輯，目的是在總線閑置期間匹配總線的信號極性。這種校正邏輯由一個去抖動濾波器組成，其去抖動時間可區(qū)分相同信號極性長數(shù)據(jù)串時間和實(shí)際總線閑置時間。由于SN65HVD888的工作溫度范圍較寬，因此tFS(min)= 44 ms下限和tFS(max)= 78 ms上限之間的去抖動時間不同。

圖1 使用POLCOR收發(fā)器的典型電表總線

這就意味著，一個存在時間短至44ms的恒定總線電壓可以發(fā)起極性校正。因此，連續(xù)0位的數(shù)據(jù)串必須短于44ms，以避免引起極性校正。在網(wǎng)絡(luò)上電或者安裝一個新的總線節(jié)點(diǎn)以后通常都會要求進(jìn)行極性校正，它要求總線閑置電壓的存在時間長于78ms，以確保極性校正完成。

因此，時間短于44ms的恒定總線信號被視為有效數(shù)據(jù)。那些超出78ms的信號則被視為總線閑置狀態(tài)。只有小于負(fù)接收器輸入閾值(VIT_)的差分電壓才引起校正邏輯反轉(zhuǎn)信號極性。否則，收發(fā)器維持其極性狀態(tài)。圖2顯示了一個上電序列以后的極性校正例子。

在上電期間，接收器輸出(R)未定義。一旦從節(jié)點(diǎn)電源(VSS)穩(wěn)定以后，總線必須閑置至少tFS(max)，以確保極性校正完成。由于跨接故障，主節(jié)點(diǎn)故障保護(hù)網(wǎng)絡(luò)(VAB(M))的正總線電壓會以負(fù)的形式出現(xiàn)在收發(fā)器輸入端。因此，在tFS(max)結(jié)束以后，收發(fā)器的內(nèi)部極性被切換，以反轉(zhuǎn)接收和發(fā)送數(shù)據(jù)極性。所以， 負(fù)輸入電壓(VAB(S))被轉(zhuǎn)換為正輸出電壓。

tFS(min)= 44 ms的最小去抖動時間，允許傳輸11個0位的250-bps UART框架，并且不觸發(fā)POLCOR邏輯。選擇250 bps的位速率，其低于電表使用的300 bps最小位速率。圖3顯示了UART框架的結(jié)構(gòu)以及其起始、數(shù)據(jù)、極性和停止位。

圖2 上電以后的極性校正時序

圖3 標(biāo)準(zhǔn)UART框架不會觸發(fā)極性校正

使用DL/T645協(xié)議實(shí)現(xiàn)極性校正

電表協(xié)議標(biāo)準(zhǔn)DL/T645說明了如何區(qū)分相同極性長數(shù)據(jù)串和總線閑置狀態(tài)。圖4表明了340078.56 W的舉例功率值如何在主從節(jié)點(diǎn)內(nèi)得到處理。

圖4 給原始發(fā)送數(shù)據(jù)增加33h以確保相同極性短位串

DL/T645協(xié)議要求驅(qū)動從節(jié)點(diǎn)的測得小數(shù)值，分成多個兩位數(shù)組。每個兩位數(shù)對被轉(zhuǎn)換為16進(jìn)制格式(使用“h”表示)。當(dāng)這些16進(jìn)制值到達(dá)驅(qū)動器輸入端時，增加33h值。然后，通過總線到主節(jié)點(diǎn)的驅(qū)動器輸出，發(fā)送所得到的和值。

在接收主輸入端，用接收和值減去33h，得到最初的原始發(fā)送數(shù)據(jù)。另外，數(shù)據(jù)處理再把16進(jìn)制值轉(zhuǎn)換回小數(shù)格式。

圖5顯示了300bps最小速率下工作的DL/T645規(guī)范數(shù)據(jù)框架，并將其同44ms的最小去抖動時間進(jìn)行比較。這里，DL/T645協(xié)議要求10個0位數(shù)據(jù)串(8個數(shù)據(jù)位加上起始位和校驗(yàn)位)被轉(zhuǎn)換為最大兩個連續(xù)1或者0位的位序列。但是，由于起始位始終為0，因此在框架一開始，會出現(xiàn)三個連續(xù)0位的最大情況。然而，其相加時間為10ms，太短以至于無法引起意外極性校正。根據(jù)框架開始的三個0位，添加一個位作為保護(hù)帶以后，我們可以知道數(shù)據(jù)速率可安全地降低到什么程度。如果四個位分布于44ms時間窗口，則位間隔變?yōu)?1ms。這帶來1/11 ms ~ 91 bps的最小數(shù)據(jù)速率。因此，我們可以肯定地說，SN65HVD888收發(fā)器支持低至100 bps的DL/T645規(guī)范數(shù)據(jù)速率。

圖5 DL/T645規(guī)范數(shù)據(jù)框架不會錯誤觸發(fā)極性校正

總線負(fù)載

為了確定主節(jié)點(diǎn)可以驅(qū)動的最大從節(jié)點(diǎn)數(shù)，需對兩種負(fù)載狀態(tài)進(jìn)行評估—動態(tài)或者AC負(fù)載以及靜態(tài)或者DC負(fù)載。

AC負(fù)載

當(dāng)主節(jié)點(diǎn)命令某個從節(jié)點(diǎn)發(fā)送數(shù)據(jù)并且該從節(jié)點(diǎn)對這種請求做出響應(yīng)時，數(shù)據(jù)傳輸期間存在AC負(fù)載。在這種正常工作期間，總線上出現(xiàn)信號瞬態(tài)，其受到總線纜線電容、節(jié)點(diǎn)連接器、收發(fā)器輸入和電源的影響。為了最小化容抗對信號的影響，電表網(wǎng)絡(luò)工作在300 bps到20 kbps的低數(shù)據(jù)速率下。因此，下面內(nèi)容僅考慮電阻性負(fù)載。

圖6顯示了主節(jié)點(diǎn)及其故障保護(hù)偏置網(wǎng)絡(luò)和遠(yuǎn)程從接收器之間的一個簡化數(shù)據(jù)鏈。由于它們的電容較大，主節(jié)點(diǎn)(VSM)和從節(jié)點(diǎn)(VSS)的電壓電源可被看作是AC信號的短路。所以，對于主節(jié)點(diǎn)來說，兩個故障保護(hù)電阻器(RFS)串聯(lián)，并與端接電阻器(RT)并排放置。以類似方法連接從節(jié)點(diǎn)。這里，內(nèi)部DC偏置電阻器(R2和R3)相互并聯(lián)，并且其組合電阻與典型高阻抗R1串聯(lián)。有時，外部上拉/下拉電阻器(分別為RPU和RPD)用于進(jìn)一步對節(jié)點(diǎn)輸入進(jìn)行偏置。這些電阻器什么作用也沒有，只會增加總線的負(fù)載，因?yàn)樗鼈兣c接收器的內(nèi)部電阻網(wǎng)絡(luò)并聯(lián)。

圖6 簡化版數(shù)據(jù)鏈

請注意，當(dāng)RFS保持在1 kΩ到2 kΩ之間時，足以在主節(jié)點(diǎn)對低阻抗偏置網(wǎng)絡(luò)的整條總線進(jìn)行偏置，無需再在從節(jié)點(diǎn)進(jìn)行偏置。

圖7顯示了所得到的等效AC電路。這里，2RB/n代表多(n)收發(fā)器的輸入電阻。由于EIA-485標(biāo)準(zhǔn)規(guī)定了最大差分驅(qū)動器負(fù)載為RL= 54 Ω，因此總線所有電阻的并聯(lián)組合必須不得超過該值。方程式1表示了這種要求：

求解n得到方程式2，得到AC負(fù)載狀態(tài)下使用的最大總線節(jié)點(diǎn)數(shù)：

兩種常用的網(wǎng)絡(luò)設(shè)計(jì)如下：

1、主節(jié)點(diǎn)使用一個RT=120 Ω且RFS= 1 kΩ的故障保護(hù)網(wǎng)絡(luò)，而每個從節(jié)點(diǎn)則通過RPU= RPD= 20 kΩ的外部上拉/下拉電阻器偏置，這樣RB~ 18 kΩ。在這些條件下，總線上的最大節(jié)點(diǎn)數(shù)便被限定在：

2、另一種情況不使用端接電阻器，而使用10kΩ的高阻抗故障保護(hù)電阻器。另外，從節(jié)點(diǎn)工作在沒有外部偏置的情況下(RPU= RPD= ∞)。這時，RB僅包括接收器的內(nèi)部電阻(使用SN65HVD888時，其為184 kΩ每輸入)。由于這種高阻抗負(fù)載，總線節(jié)點(diǎn)數(shù)理論上會急劇增加至：

相比僅有40到60個節(jié)點(diǎn)的普通電表網(wǎng)絡(luò)，這兩個例子都擁有非常高的總線節(jié)點(diǎn)數(shù)。下一小節(jié)“DC負(fù)載”將說明，AC負(fù)載評估正在誤導(dǎo)我們，因?yàn)樗⑽纯紤]總線節(jié)點(diǎn)電源帶來的總線漏電流。

DC負(fù)載

當(dāng)沒有收發(fā)器主動驅(qū)動總線時，總線閑置期間出現(xiàn)DC負(fù)載。在這種狀態(tài)下，主節(jié)點(diǎn)電源(VSM)通過附近的故障保護(hù)網(wǎng)絡(luò)驅(qū)動電流，從而形成正總線故障保護(hù)電壓(VFS)。這種電壓確定了所有從節(jié)點(diǎn)的信號極性。與主節(jié)點(diǎn)電源一樣，從節(jié)點(diǎn)電源(VSS)通過其內(nèi)部電阻器網(wǎng)絡(luò)驅(qū)動電流。這種電流的一部分通過輸入電阻(R1)泄露進(jìn)入總線。剩余電流則流經(jīng)RT，然后通過反向端R1回流(圖6)。

正確接線的節(jié)點(diǎn)以與主節(jié)點(diǎn)電源相同的方向，驅(qū)動RT的電流。但是，錯誤跨接的節(jié)點(diǎn)會以相反方向驅(qū)動RT的電流。它會減少RT的組合電流，并影響故障保護(hù)電壓(VFS)。跨接節(jié)點(diǎn)達(dá)一定數(shù)量以后，VFS會變得非常小，以至于降至接收器輸入靈敏度以下，使所有總線節(jié)點(diǎn)進(jìn)入不確定輸出狀態(tài)。為了避免出現(xiàn)這種狀態(tài)，必須規(guī)定主節(jié)點(diǎn)的故障保護(hù)網(wǎng)絡(luò)，以便即使所有從節(jié)點(diǎn)都被跨接也仍然能夠保持正VFS。

圖7 等效AC網(wǎng)絡(luò)

圖8僅描述了一個從節(jié)點(diǎn)的這種情況，目的是簡化網(wǎng)絡(luò)內(nèi)電壓和電流關(guān)系的數(shù)學(xué)推導(dǎo)過程。由于VSM等于VSS，因此兩個電源可簡化為VS。

圖8 等效DC網(wǎng)絡(luò)

方程式5和6描述了兩個現(xiàn)有電壓環(huán)路，而方程式7則表示了上面相加節(jié)點(diǎn)的電流：

注意，方程式7中，從節(jié)點(diǎn)電流(IS)乘以因數(shù)n，其表示多個從節(jié)點(diǎn)。

求解方程式5的IM和方程式6的IS，可知道主從電流，并得到方程式8和9，其分別為：

把IM和IS的方程式插入方程式7，然后使用VFS/RT代入IT，得到：

對方程式10求解RFS，得到保持VFS為正所必需的故障保護(hù)電阻器值：

對于沒有端接電阻器(RT= ∞)的應(yīng)用來說，方程式11可簡化為：

圖9顯示了RFS的值和主節(jié)點(diǎn)電源電流(IM)與總線節(jié)點(diǎn)數(shù)目的關(guān)系。使用方程式11得到圖9a，其假設(shè)端接電阻器為120 Ω。使用方程式12得到圖9b，其假設(shè)沒有端接電阻器。兩幅圖的故障保護(hù)電壓均為110 mV。

圖9 有無端接的故障保護(hù)電阻(RFS)的效果

圖9c顯示了兩種情況的主節(jié)點(diǎn)電源電流(IM)。盡管低阻抗負(fù)載為120 Ω，但使用端接的故障保護(hù)網(wǎng)絡(luò)電流IM僅為1mA，大于無端接電阻器的網(wǎng)絡(luò)電流IM。

結(jié)論

SN65HVD888 POLCOR通過去抖動濾波，提供跨接總線線纜的極性校正。濾波器的最小去抖動時間(tFS(min))決定了相同極性最大連續(xù)位時間，而其最大去抖動時間(tFS(max))則決定了一次完整信號極性校正的最小總線閑置時間。

僅在上電序列以后，SN65HVD888才要求進(jìn)行極性校正。一旦完成，極性狀態(tài)便存儲于收發(fā)器內(nèi)，并一致應(yīng)用于接收和發(fā)送數(shù)據(jù)。在發(fā)送和接收模式之間切換收發(fā)器，不會改變極性狀態(tài)。

這種收發(fā)器支持300 bps以下的DL/T645數(shù)據(jù)速率。推薦故障保護(hù)偏置網(wǎng)絡(luò)使用一個120Ω端接電阻器和兩個1.1kΩ故障保護(hù)偏置電阻器。

參考文獻(xiàn)

1、《帶IEC-ESD保護(hù)的總線極性校正RS-485收發(fā)器》，見于《SN65HVD888產(chǎn)品說明書》，網(wǎng)址：www.ti.com/sllseh3-aaj

2、《DL/T645-1997多功能瓦時電表通信協(xié)議》，中華人民共和國電力部。

3、《TIA/EIA-485(RS-485)接口電路》，見于《應(yīng)用報(bào)告》，網(wǎng)址：www.ti.com/slla036-aaj

4、《RS-422和RS-485標(biāo)準(zhǔn)概覽與系統(tǒng)配置》，見于《應(yīng)用報(bào)告》，網(wǎng)址：www.ti.com/slla070-aaj

5、《平衡數(shù)字多點(diǎn)系統(tǒng)中TIA/EIA-485-A生成器和接收器的電特性》，2003年，電信行業(yè)協(xié)會，網(wǎng)址：www.tiaonline.org

6、《TIA/EIA-TSB 89：TIA/EIA-485-A應(yīng)用指南》，2006年1月1日，電信行業(yè)協(xié)會，網(wǎng)址：www.techstreet.com/products/1525598

7、《ISO/IEC 8482：1993年信息技術(shù)(系統(tǒng)間遠(yuǎn)程通信與信息交換)雙絞線多點(diǎn)互連》，1993年，國際標(biāo)準(zhǔn)組織，網(wǎng)址：www.iso.org

相關(guān)網(wǎng)站

訪問入口：

www.ti.com/interface-aaj

www.ti.com/sn65hvd82-aaj

www.ti.com/sn65hvd888-aaj

《模擬應(yīng)用期刊》訂閱：

www.ti.com/subscribe-aaj