淺談PCIE-PCB的設(shè)計(jì)規(guī)范

peripheralcomponentinterconnectexpress也就是PCI-Express是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它原來(lái)的名稱為“3GIO”，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP總線標(biāo)準(zhǔn)。

PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量(QOS)等功能

下面是關(guān)于PCIEPCB設(shè)計(jì)的規(guī)范：

1、從金手指邊緣到PCIE芯片管腳的走線長(zhǎng)度應(yīng)限制在4英寸(約100MM)以內(nèi)。

2、PCIE的PERP/N，PETP/N，PECKP/N是三個(gè)差分對(duì)線，注意保護(hù)(差分對(duì)之間的距離、差分對(duì)和所有非PCIE信號(hào)的距離是20MIL，以減少有害串?dāng)_的影響和電磁干擾(EMI)的影響。芯片及PCIE信號(hào)線反面避免高頻信號(hào)線，最 好全GND)。

3、差分對(duì)中2條走線的長(zhǎng)度差最 多5MIL。2條走線的每一部分都要求長(zhǎng)度匹配。差分線的線寬7MIL，差分對(duì)中2條走線的間距是7MIL。

4、當(dāng)PCIE信號(hào)對(duì)走線換層時(shí)，應(yīng)在靠近信號(hào)對(duì)過(guò)孔處放置地信號(hào)過(guò)孔，每對(duì)信號(hào)建議置1到3個(gè)地信號(hào)過(guò)孔。PCIE差分對(duì)采用25/14的過(guò)孔，并且兩個(gè)過(guò)孔必須放置的相互對(duì)稱。

5、PCIE需要在發(fā)射端和接收端之間交流耦合，差分對(duì)的兩個(gè)交流耦合電容必須有相同的封裝尺寸，位置要對(duì)稱且要擺放在靠近金手指這邊，電容值推薦為0.1uF，不允許使用直插封裝。

6、SCL等信號(hào)線不能穿越PCIE主芯片。

合理的走線設(shè)計(jì)可以信號(hào)的兼容性，減小信號(hào)的反射和電磁損耗。PCI-E總線的信號(hào)線采用高速串行差分通信信號(hào)，因此，注重高速差分信號(hào)對(duì)的走線設(shè)計(jì)要求和規(guī)范，確保PCI-E總線能進(jìn)行正常通信。

PCI-E是一種雙單工連接的點(diǎn)對(duì)點(diǎn)串行差分低電壓互聯(lián)。每個(gè)通道有兩對(duì)差分信號(hào)：傳輸對(duì)Txp/Txn，接收對(duì)Rxp/Rxn。該信號(hào)工作在2.5GHz并帶有嵌入式時(shí)鐘。嵌入式時(shí)鐘通過(guò)消除不同差分對(duì)的長(zhǎng)度匹配簡(jiǎn)化了布線規(guī)則。

隨著PCI-E串行總線傳輸速率的不斷增加，降低互連損耗和抖動(dòng)預(yù)算的設(shè)計(jì)變得格外重要。在整個(gè)PCI-E背板的設(shè)計(jì)中，走線的難度主要存在于PCI-E的這些差分對(duì)。圖1提供了PCI-E高速串行信號(hào)差分對(duì)走線中主要的規(guī)范，其中A、B、C和D四個(gè)方框中表示的是常見(jiàn)的四種PCI-E差分對(duì)的四種扇入扇出方式，其中以圖中A所示的對(duì)稱管腳方式扇入扇出效果最 好，D為較好方式，B和C為可行方式。接下來(lái)本文將對(duì)PCI-ELVDS信號(hào)走線時(shí)的注意事項(xiàng)進(jìn)行總結(jié)：

(1)對(duì)于插卡或插槽來(lái)說(shuō)，從金手指邊緣或者插槽管腳到PCI-ESwitch管腳的走線長(zhǎng)度應(yīng)限制在4英寸以內(nèi)。另外，長(zhǎng)距離走線應(yīng)該在PCB上走斜線。

(2)避免參考平面的不連續(xù)，譬如分割和空隙。

(3)當(dāng)LVDS信號(hào)線變化層時(shí)，地信號(hào)的過(guò)孔應(yīng)放得靠近信號(hào)過(guò)孔，對(duì)每對(duì)信號(hào)的一般要求是至少放1至3個(gè)地信號(hào)過(guò)孔，并且永遠(yuǎn)不要讓走線跨過(guò)平面的分割。

(4)應(yīng)盡量避免走線的彎曲，避免在系統(tǒng)中引入共模噪聲，這將影響差分對(duì)的信號(hào)完整性和EMI。所有走線的彎曲角度應(yīng)該大于等于135度，差分對(duì)走線的間距保持20mil以上，彎曲帶來(lái)的走線最 短應(yīng)該大于1.5倍走線的寬度。

(5)差分對(duì)中兩條數(shù)據(jù)線的長(zhǎng)度差距需在5mil以內(nèi)，每一部分都要求長(zhǎng)度匹配。在對(duì)差分線進(jìn)行長(zhǎng)度匹配時(shí)，匹配設(shè)計(jì)的位置應(yīng)該靠近長(zhǎng)度不匹配所在的位置，如圖3所示。但對(duì)傳輸對(duì)和接收對(duì)的長(zhǎng)度匹配沒(méi)有做具體要求，即只要求差分線內(nèi)部而不是不同的差分對(duì)之間要求長(zhǎng)度匹配。在扇出區(qū)域可以允許有5mil和10mil的線距。50mil內(nèi)的走線可以不需要參考平面。長(zhǎng)度匹配應(yīng)靠近信號(hào)管腳，并且長(zhǎng)度匹配將能通過(guò)小角度彎曲設(shè)計(jì)。

當(dāng)一段蛇形線用來(lái)和另外一段走線來(lái)進(jìn)行長(zhǎng)度匹配，如圖2所示，每段長(zhǎng)彎折的長(zhǎng)度必須至少有15mil(3倍于5mil的線寬)。蛇形線彎折部分和差分線的另一條線的最 大距離必須小于正常差分線距的2倍。

為了最 小化長(zhǎng)度的不匹配，左彎曲的數(shù)量應(yīng)該盡可能的和右彎曲的數(shù)量相等。當(dāng)一段蛇形線用來(lái)和另外一段走線來(lái)進(jìn)行長(zhǎng)度匹配，每段長(zhǎng)彎折的長(zhǎng)度必須大于三倍線寬。蛇形線彎折部分和差分線的另一條線的最 大距離必須小于正常差分線距的兩倍。并且，當(dāng)采用多重彎曲布線到一個(gè)管腳進(jìn)行長(zhǎng)度匹配時(shí)非匹配部分的長(zhǎng)度應(yīng)該小于等于45mil。

(6)PCI-E需要在發(fā)射端和接收端之間交流耦合，并且耦合電容一般是緊靠發(fā)射端。

差分對(duì)兩個(gè)信號(hào)的交流耦合電容必須有相同的電容值，相同的封裝尺寸，并且位置對(duì)稱。如果可能的話，傳輸對(duì)差分線應(yīng)該在頂層走線。電容值必須介于75nF到200nF之間，最 好是100nF。推薦使用0402的貼片封裝，0603的封裝也是可接受的，但是不允許使用插件封裝。差分對(duì)的兩個(gè)信號(hào)線的電容器輸入輸出走線應(yīng)當(dāng)對(duì)稱的。盡量減少追蹤分離匹配，差分對(duì)走線分離到管腳的的長(zhǎng)度也應(yīng)盡量短。

以上就是簡(jiǎn)單的PCIE-PCB的設(shè)計(jì)規(guī)范。