你知道PCB電路設計怎么能消除串擾嗎?在PCB電路設計中有很多知識技巧，之前我們講過高速PCB如何布局，以及電路板設計最常用的軟件等問題，本文我們講一下關于怎么解決PCB設計中消除串擾的問題，快跟隨小編一起趕緊學習下。
串擾是什么?
串擾是指在一根線上有信號通過的時候，在PCB相鄰的信號錢，如走線，導線，電纜束及任意其他易受電磁場干擾的電子元件上感應出不希望有的電磁耦合，串擾是由網(wǎng)絡中的電流和電壓產(chǎn)生的，類似于天線耦合。串擾是電磁干擾傳播的主要途徑，異步信號線，控制線，和IO口走線上，它會使電路或者元件出現(xiàn)功能不正常的現(xiàn)象。
串擾中的信號耦合分為容性耦合和感性耦合，通常感性串擾占的比例大于容性串擾。
在PCB布線中，避免串擾的設計和布線技術有：
1.根據(jù)功能分類邏輯器件系列，保持總線結構被嚴格控制
2.元件間的物理距離最小化
3.最小化布線走線長度，必要時可采用JOG方式布線，即對平行線長度很長的兩根信號線，在布線時，可以間斷式地將間距拉開，這樣既可以節(jié)省布線資源，也可以有效的抑制串擾
4.元件要遠離I/O口互聯(lián)接口及其它易受數(shù)據(jù)干擾及耦合影響的區(qū)域
5.對阻抗受控走線或者頻譜能量豐富的走線提供正確的終端
6.避免相互平行的走線布線，提供走線間足夠的間隔(最小化電感耦合)
7.相鄰層上的布線要相互垂直(防止層間電容耦合)
8.降低信號到地的參考距離間隔
9.降低走線阻抗和信號驅(qū)動電平
10.隔離布線層(背板層疊設計)
11.將高噪聲發(fā)射體(時鐘，I/O，高速互連)分割或隔離在不同的布線層上。
12.高速信號線在滿足條件的情況下，提供正確的終端電阻
13.將長時鐘走線和高速并行走線更接近參考層
14.對于微帶線和帶狀線，走線高度限制在高于地平面10mil以內(nèi)
15.在布線空間允許的條件下，在串擾嚴重的兩條線之間插入一條地線。
總結：關于PCB設計中的消除串擾的問題，注意以上幾點就可以輕松搞定了。以上就是PCB電路設計怎么能消除串擾的方法，希望能給大家?guī)椭?
下載文檔
