當(dāng)前位置:首頁 > 嵌入式 > Achronix半導(dǎo)體
[導(dǎo)讀]自從幾十年前首次推出FPGA以來,每種新架構(gòu)都繼續(xù)在采用按位(bit-wise)的布線結(jié)構(gòu)。

引言

自從幾十年前首次推出FPGA以來,每種新架構(gòu)都繼續(xù)在采用按位(bit-wise)的布線結(jié)構(gòu)。雖然這種方法一直是成功的,但是隨著高速通信標準的興起,總是要求不斷增加片上總線位寬,以支持這些新的數(shù)據(jù)速率。這種限制的一個后果是,設(shè)計人員經(jīng)常花費大量的開發(fā)時間來嘗試實現(xiàn)時序收斂,犧牲性能來為他們的設(shè)計布局布線。

傳統(tǒng)的FPGA布線基于整個FPGA中水平和垂直方向上運行的多個獨立分段互連線(segment),在水平和垂直布線的交叉點處帶有開關(guān)盒(switch box)以實現(xiàn)通路的連接。通過這些獨立段和開關(guān)盒可以在FPGA上構(gòu)建從任何源到任何目的地的通路。FPGA布線的這種統(tǒng)一結(jié)構(gòu)為實現(xiàn)任何邏輯功能提供了極大的靈活性,可用于FPGA邏輯陣列內(nèi)的任何數(shù)據(jù)路徑位寬。

盡管在FPGA中的按位來布線非常靈活,但其缺點是每個段都會給任何給定的信號通路增加延遲。需要在FPGA中進行長距離傳輸?shù)男盘枙?dǎo)致分段之間的連接延遲,從而降低了功能的性能。按位布線的另一個挑戰(zhàn)是擁塞,它要求信號路徑繞過擁塞,這會導(dǎo)致更多的延遲,并造成性能的進一步降低。

Achronix將此挑戰(zhàn)視為一個開發(fā)全新架構(gòu)的機會,以消除傳統(tǒng)FPGA的設(shè)計挑戰(zhàn)并提高系統(tǒng)性能。Achronix的解決方案是在傳統(tǒng)分段式FPGA布線結(jié)構(gòu)之上,再為其全新的Speedster7t FPGA系列器件創(chuàng)建一個革命性的二維(2D)高速片上網(wǎng)絡(luò)(NoC)。Speedster7t NoC連接到所有片上高速接口:400G以太網(wǎng)、PCIe Gen5、GDDR6和DDR4 / 5的多個端口。

NoC的內(nèi)部由一組行和列組成,它們在整個FPGA邏輯陣列中將網(wǎng)絡(luò)數(shù)據(jù)流量從水平和垂直方向上進行分發(fā)。主NoC接入(NAP)點和從NoC接入點位于NoC的每一行和每一列交叉的位置。這些NAP可以是NoC和可編程邏輯陣列之間的源或目的地。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖1:Speedster7t的片上網(wǎng)絡(luò)(NoC)和接口

Ethernet:以太網(wǎng)

Security:安全性

Configuration:配置

each direction:每個方向

Speedster7t的NoC似乎只對FPGA內(nèi)部的布線總線有所幫助;但是,這種新型架構(gòu)可以顯著提高設(shè)計人員的工作效率,實現(xiàn)全新的設(shè)計功能,并提供了輕松實現(xiàn)密集型數(shù)據(jù)處理應(yīng)用的能力。下面列舉了在效率提高、設(shè)計變更和性能提升方面最顯著的八種應(yīng)用場景。

在整個FPGA的邏輯陣列中簡化高速數(shù)據(jù)分發(fā)

在傳統(tǒng)的各種FPGA架構(gòu)中,對連接到FPGA的片外存儲器以及與之相連的外部高速數(shù)據(jù)源進行雙向的讀/寫操作,需要數(shù)據(jù)在FPGA邏輯架構(gòu)中經(jīng)過一條較長且分段的路由路徑。這種制約不僅限制了帶寬,而且還會消耗在邏輯陣列中的用戶設(shè)計所需的布線資源,這給FPGA設(shè)計人員在時序收斂方面帶來了挑戰(zhàn),尤其是其他邏輯功能對器件利用率提高的時候。

使用Speedster7t的NoC將數(shù)據(jù)從外部源傳輸?shù)紽PGA和存儲器,比使用傳統(tǒng)的FPGA架構(gòu)完成同樣的工作要容易得多。Speedster7t NoC增強了FPGA陣列中傳統(tǒng)的可編程互連,其中的NoC就像一個疊加在城市街道系統(tǒng)上的高速公路網(wǎng)絡(luò)。雖然Speedster7t FPGA中傳統(tǒng)的、可編程互連矩陣仍然適用于較慢的本地數(shù)據(jù)流量,但NoC可以處理更具挑戰(zhàn)性的、高速的數(shù)據(jù)流。

NoC中的每一行或每一列都被實現(xiàn)為兩個256位的、以2 Ghz固定時鐘速率運行的單向數(shù)據(jù)通道。行具有東/西通道,列具有北/南通道,從而允許每個NoC行或列可以同時處理每個方向上512 Gbps的數(shù)據(jù)流量。總而言之,這些通道可以通過編寫簡單的Verilog或VHDL代碼,在FPGA陣列中傳輸大量的數(shù)據(jù),這些代碼支持FPGA與NAP通信并連接到NoC高速公路網(wǎng)絡(luò)上。

下圖顯示了NoC中各個點之間的數(shù)據(jù)傳輸。點1和點2的邏輯分別實例化了一個水平NAP。NAP可以發(fā)送和接收數(shù)據(jù),但是每個單獨的數(shù)據(jù)流都只是朝向一個方向。類似地,點3和點4的邏輯實例化了一個垂直NAP,并且可以在彼此之間發(fā)送數(shù)據(jù)流。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖2:NoC上跨越器件邏輯陣列的數(shù)據(jù)流

自動將PCIe接口連接到存儲器

在現(xiàn)在的FPGA中,設(shè)計人員在將高速接口連接至連有FPGA的存儲器件進行讀寫時,必須考慮在器件內(nèi)由于連接邏輯、進行布線、以及輸入和輸出信號的位置而產(chǎn)生的延遲。為了實現(xiàn)基本的接口功能,在設(shè)計過程中構(gòu)建一個簡單的存儲接口通常就要花費大量的時間。

在Speedster7t架構(gòu)中,將嵌入式PCIe Gen5接口連接到已連接的GDDR6或DDR4存儲器這項工作,可由外圍NoC自動處理,不需要設(shè)計人員編寫任何RTL來建立這些連接。由于NoC連接到所有的外圍IP接口,因此設(shè)計人員在將PCIe連接到GDDR6或DDR4的任何一個存儲器接口時,都具有極大的靈活性。在下面的示例中,NoC能夠提供足夠的帶寬,以持續(xù)支持PCIe Gen 5通信流連接到GDDR6內(nèi)存的任意兩個通道。這種高帶寬連接無需消耗任何FPGA邏輯陣列資源即可實現(xiàn),并且設(shè)計所需時間幾乎為零。用戶只需要啟用PCIe和GDDR6接口即可在NoC上發(fā)送事務(wù)。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖3:將PCIe直接連接到GDDR6接口

在獨立的FPGA邏輯陣列模塊上實現(xiàn)安全的局部重新配置

與其他基于靜態(tài)隨機存取存儲器(SRAM)的FPGA一樣,Speedster7t FPGA必須在通電時進行配置。Speedster7t FPGA具有一個片上FPGA配置單元(FCU),用于管理FPGA的初始配置和任何后續(xù)的局部重新配置。FCU還被連接到NoC,從而在配置FPGA時提供了更高的靈活性。使用NoC將配置位流傳輸?shù)絊peedster7t FCU,可以使用以前不可用的新方法來對FPGA進行配置。

在器件配置之前,Speedster7t NoC可用于某些讀/寫事務(wù):PCIe至GDDR6、PCIe至DDR4、最后是PCIe至FCU。一旦PCIe接口被設(shè)置好,F(xiàn)PGA就可以通過PCIe接口接收配置比特流(bitstream),并將其發(fā)送給FCU以配置器件的其余部分。一旦到達FCU,配置比特流被寫入FPGA可編程邏輯以配置器件。在器件被配置完成后,設(shè)計人員可以靈活地重新配置FPGA的某些部分(局部重新配置),以增加新的功能或提高加速性能,而無需關(guān)閉FPGA。

新的局部重新配置比特流可以通過PCIe接口發(fā)送到FCU,來重新配置器件的任何部分。當(dāng)部分器件被重新配置時,通過在所需的區(qū)域中實例化一個NAP與NoC進行通信,任何進出新配置區(qū)域的數(shù)據(jù)都可以在Speedster7t1500器件中被輕松訪問。NoC消除了傳統(tǒng)FPGA局部重新配置的復(fù)雜性,因為用戶不必擔(dān)心圍繞現(xiàn)有邏輯功能進行布線并影響性能,也不必擔(dān)心由于該區(qū)域中的現(xiàn)有邏輯而無法訪問某些器件的引腳。該功能節(jié)省了設(shè)計人員的時間,并在使用局部重新配置時提供了更大的靈活性。

此外,局部重新配置允許設(shè)計人員在工作負載變化時調(diào)整器件內(nèi)的邏輯。例如,如果FPGA正在對輸入的數(shù)據(jù)執(zhí)行壓縮算法,并且不再需要壓縮,則主機CPU可以告訴FPGA重新配置,并加載經(jīng)過優(yōu)化的新設(shè)計以處理下一個工作負載。在器件仍處于運行狀態(tài)時,局部重新配置可以在邏輯陣列集群(cluster)級別上獨立完成。一個聰明的用例是開發(fā)一個具有自我感知的FPGA,該FPGA通過使用一個軟CPU來監(jiān)測器件操作以實時啟動局部重新配置,來關(guān)閉邏輯從而節(jié)省功耗,或在FPGA架構(gòu)中添加更多加速器模塊,以臨時處理大量的輸入數(shù)據(jù)。這些功能為設(shè)計人員提供了前所未有的配置靈活性。

輕松支持硬件虛擬化

Speedster7t NoC通過利用NAP及其AXI接口,為設(shè)計人員提供了在單個FPGA中創(chuàng)建虛擬化安全硬件的獨特能力。將可編程邏輯設(shè)計直接連接到NoC只需要在邏輯設(shè)計中實例化一個NAP及其AXI4接口即可。每個NAP還具有一個相關(guān)的地址轉(zhuǎn)換表(ATT),該表將NAP上的邏輯地址轉(zhuǎn)換為NoC上的物理地址。NAP的ATT允許可編程邏輯模塊使用本地地址,同時將NoC定向事務(wù)映射到NoC全局存儲映射所分配的地址。此項重新映射功能可以以多種方式使用。例如,它可以用于允許加速引擎的所有相同副本使用基于零的虛擬尋址,同時將數(shù)據(jù)流量從每個加速引擎發(fā)送到不同的物理存儲位置。

每個ATT條目還包含一個訪問保護位,以防止該節(jié)點訪問被禁止的地址范圍。該功能提供了一種重要的進程間安全機制,可防止同時在一個Speedster7t FPGA上運行的多個應(yīng)用或多個任務(wù)干擾分配給其他應(yīng)用或任務(wù)的存儲模塊。這種安全機制還有助于防止由于意外、偶然甚至是故意的存儲地址沖突而導(dǎo)致系統(tǒng)崩潰。此外,設(shè)計人員可以使用此方案阻止邏輯功能訪問整個存儲設(shè)備。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖4:使用Speedster7t NoC實現(xiàn)硬件虛擬化

Memory Space:存儲空間

簡化團隊協(xié)同設(shè)計

基于團隊的協(xié)同化FPGA設(shè)計并不是一個新的概念,但是底層架構(gòu)和布線依賴于FPGA的其他部分,從而使得實現(xiàn)這個簡單概念非常具有挑戰(zhàn)性。一旦一個團隊完成了設(shè)計的一部分,另一個設(shè)計其他部分的團隊在嘗試訪問設(shè)備另一端的資源時,通常會遇到挑戰(zhàn),因為需要在已經(jīng)完成的設(shè)計部分進行布線。同樣,對一部分已進行設(shè)計布線的FPGA的區(qū)域或大小進行更改,可能會對所有其他FPGA設(shè)計模塊產(chǎn)生連鎖影響。

使用Speedster7t NoC,可以將設(shè)計模塊映射到FPGA的任何部分,并且可以對資源分配進行更改,而不會影響其他FPGA模塊的時序、布局或布線。由于器件中所有的NAP都支持每個設(shè)計模塊無限制地訪問NoC進行通信,因此使得基于團隊的設(shè)計成為可能。因此,如果一個設(shè)計的某個部分在規(guī)模上有所增大,只要有足夠的FPGA資源可用,數(shù)據(jù)流就會由NoC自動管理,從而使設(shè)計人員不必擔(dān)心是否滿足時序,以及對其他團隊成員正在進行的設(shè)計的其他部分可能帶來的后續(xù)影響。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖5:致力于開發(fā)同一個FPGA的多個設(shè)計團隊

Design Team:設(shè)計團隊

通過獨立的接口和邏輯驗證加快設(shè)計速度

Speedster7t NoC的另一個獨特功能是支持設(shè)計人員獨立于用戶邏輯去配置和驗證I/O連接。例如,一個設(shè)計團隊可以驗證PCIe至GDDR6的接口,而另一個設(shè)計團隊可以獨立地驗證內(nèi)部邏輯功能。這種獨立操作之所以能夠?qū)崿F(xiàn),是因為NoC的外圍部分連接了PCIe、GDDR6、DDR4和FCU,而不會消耗任何FPGA資源。這些連接可以在不使用任何HDL代碼的情況下進行測試,從而可以同時獨立地驗證接口和邏輯。該功能消除了驗證步驟之間的依賴關(guān)系,并實現(xiàn)了比傳統(tǒng)FPGA架構(gòu)更快的總體驗證速度。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖6:獨立的I/O和邏輯驗證

Design Team 1: I/O Verification:設(shè)計團隊1:I/O驗證

Design Team 2: Logic Verification:設(shè)計團隊2:邏輯驗證

采用分組模式(Packet Mode)簡化400 Gbps以太網(wǎng)應(yīng)用

在FPGA中實現(xiàn)高速400 Gbps以太網(wǎng)數(shù)據(jù)通路所面臨的挑戰(zhàn)是找到一種能夠滿足FPGA性能要求的總線位寬。對于400G以太網(wǎng),全帶寬運行的唯一可行選擇是運行在724 MHz的1,024位總線,或運行在642 MHz的2,048位總線。如此寬的總線難以布線,因為它們在FPGA架構(gòu)內(nèi)消耗了大量的邏輯資源,即使在最先進的FPGA中也會在這樣的速率要求下產(chǎn)生時序收斂挑戰(zhàn)。

但是,在Speedster7t架構(gòu)中,設(shè)計人員可以使用一種稱為分組模式(packet mode)的新型處理模式,其中傳入的以太網(wǎng)流被重新排列為四個較窄的32字節(jié)數(shù)據(jù)包,或者四條獨立的以506 MHz頻率運行的256位總線。這種模式的優(yōu)點包括:當(dāng)數(shù)據(jù)包結(jié)束時減少了字節(jié)的浪費,并且可以并行傳輸數(shù)據(jù),而不必等到第一個數(shù)據(jù)包完成后才開始第二個數(shù)據(jù)包的傳輸。Speedster7t FPGA架構(gòu)的設(shè)計旨在通過將以太網(wǎng)MAC直接連接到特定的NoC列,然后使用用戶實例化的NAP從NoC列連接到邏輯陣列中,從而啟用分組模式。使用NoC列,數(shù)據(jù)可以沿著該列被發(fā)送到FPGA架構(gòu)中的任何位置,以便進一步處理。使用ACE設(shè)計工具配置分組模式,可大大簡化用戶設(shè)計,并在處理400 Gbps以太網(wǎng)數(shù)據(jù)流時提高了效率。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖7:分組模式下的數(shù)據(jù)總線重排

Packet:數(shù)據(jù)包

Byte:字節(jié)

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖8:使用分組模式的400 Gbps以太網(wǎng)

降低邏輯占用并提高整體FPGA性能

與以前的傳統(tǒng)FPGA相比,Speedster7t NoC具有更大的靈活性和更簡單的設(shè)計方法。一個潛在的好處是NoC會自動減少給定設(shè)計所需的邏輯量,設(shè)計可以使用NoC代替FPGA邏輯陣列來進行模塊間布線。ACE設(shè)計工具自動管理將設(shè)計單元連接到Speedster7t NoC的復(fù)雜性,因此設(shè)計人員無需編寫HDL代碼即可實現(xiàn)生產(chǎn)率。這種方法簡化了實現(xiàn)時序收斂的耗時挑戰(zhàn),同時又不會由于FPGA邏輯陣列內(nèi)的布線擁塞而降低整體應(yīng)用性能。NoC還可以在不犧牲FPGA性能的情況下提高器件利用率,并且可以顯著增加可用于計算的查找表(LUT)數(shù)量。

為了強調(diào)這一優(yōu)勢,我們創(chuàng)建了一個支持二維輸入圖像卷積的示例設(shè)計。每個模塊都使用Speedster7t機器學(xué)習(xí)處理器(MLP)和BRAM模塊,每個MLP在一個周期內(nèi)執(zhí)行12次int8乘法。將40個二維卷積模塊鏈接在一起,以利用器件中幾乎所有可用的BRAM和MLP資源。總共有40個二維卷積示例設(shè)計實例并行運行,使用了94%的MLP、97%的BRAM、但僅使用了8%的LUT。在總的可用LUT中,其余92%的LUT仍可被用于其他功能。

隨著更多的實例被內(nèi)置于器件中,單個單元模塊的最高頻率(FMAX)不會降低。該設(shè)計能夠保持性能,因為進出每個二維卷積模塊的數(shù)據(jù)可以直接從連接到NoC的NAP訪問GDDR6內(nèi)存,而無需通過FPGA邏輯陣列進行布線。

使用帶有片上高速網(wǎng)絡(luò)的FPGA的八大好處

圖9:一個帶有40個二維卷積模塊實例的Speedster7t器件

結(jié)論

Speedster7t NoC實現(xiàn)了FPGA設(shè)計過程的根本轉(zhuǎn)變。Achronix是第一家實現(xiàn)二維片上網(wǎng)絡(luò)(2D NoC)的FPGA公司,該2D NoC可以連接所有的系統(tǒng)接口和FPGA邏輯陣列。這種新型架構(gòu)使Achronix公司的FPGA特別適用于高帶寬應(yīng)用,同時顯著提高了設(shè)計人員的生產(chǎn)率。由于NoC管理了FPGA中設(shè)計的數(shù)據(jù)加速器和高速數(shù)據(jù)接口之間的所有網(wǎng)絡(luò)功能,因此設(shè)計人員只需要設(shè)計其數(shù)據(jù)加速器并將其連接到NAP原語即可。ACE和NoC負責(zé)其他所有事務(wù)。通過使用NoC,F(xiàn)PGA設(shè)計人員將受益于:

·在整個FPGA邏輯陣列中簡化高速數(shù)據(jù)分發(fā)

·自動將PCIe接口連接到存儲器

·在獨立的FPGA邏輯陣列模塊上實現(xiàn)安全的局部重新配置

·輕松支持硬件虛擬化

·簡化團隊化設(shè)計

·通過獨立的接口和邏輯驗證加快設(shè)計速度

·采用分組模式簡化400 Gbps以太網(wǎng)應(yīng)用

·降低邏輯占用并提高整體FPGA性能

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉