文章目錄
1. 上拉電阻
2. 下拉電阻
3. 上拉電阻使用場景
3.1. TTL驅動CMOS
3.2. OC和OD門
3.3. 低電平中斷檢測
3.4. 固定電平
4. 下拉電阻使用場景
4.1. 固定電平
4.1. 作為放電電阻
1. 上拉電阻
上拉，從字面意思就是往上面拉，數(shù)字電路中“上”指的是啥？指邏輯1，在電路設計中，邏輯1代表高電平。那把什么往上面拉呢，當然不會是電源，也不會是地，那只能是信號了。
自然就會得到概念，把一個信號通過一個電阻接到高電平，叫作上拉，這個電阻充當?shù)淖饔镁褪?strong>上拉電阻。
2. 下拉電阻
把一個信號通過一個電阻接到低電平（地），叫作下拉，這個電阻充當?shù)淖饔镁褪?strong>下拉電阻。
為什么會出現(xiàn)上拉電阻，下拉電阻呢？什么場景下需要用到上拉下拉電阻呢？上下拉電阻的阻值如何選擇呢？
3. 上拉電阻使用場景
3.1. TTL驅動CMOS
標準TTL電平的 （高電平輸出最大值）為2.4V，而CMOS的 （高電平輸入最小值）為3.5V，當TTL驅動CMOS時，TTL輸出高電平時，CMOS可能無法有效識別為高電平，所以需要在TTL的輸出上加一個上拉電阻，將TTL的輸出高電平提高到5V，使CMOS有效識別。
TTL低電平驅動CMOS時，TTL的 （低電平輸出最大值）為0.5V，小于CMOS的 （低電平輸入最大值）的1.5V，所以TTL低電平可以正常被CMOS識別。
越小，上拉能力越大，但是會增大TTL端的飽和壓降，導致TTL輸出的低電平很高， 太大，會延緩TTL輸出的上升沿。
3.2. OC和OD門
采用OC和OD門結構的，都需要添加上拉電阻，下圖I2C是OD結構，SDA和SCL信號上都需要加上拉電阻，不加上拉電阻，OC和OD是無法輸出高電平的。
3.3. 低電平中斷檢測
對于低電平中斷觸發(fā)電路來說，一般在MCU的檢測端會加一個上拉電阻，當INT低電平到來時，MCU_INT_DET會變?yōu)榈碗娖?，觸發(fā)中斷。
R1太大，MCU_INT_DET的上升沿越慢，R1太小，有可能造成灌電流過大，導致MCU管腳燒壞。
3.4. 固定電平
如LDO電路，高電平使能時，一般會在使能腳CE加上拉電阻到VIN，達到上電LDO就有輸出的效果。
對于R1，一般芯片的SPEC會給出，最常見的是10K和100K，那你說47K行不行，當然也行，要看LDO CE管腳的灌電流能力，也就是5V加在R1上的電流需要小于CE管腳最大灌電流，如果太大，CE腳可能會燒毀。
4. 下拉電阻使用場景
4.1. 固定電平
如NMOS的控制電路中，一般G極加一個下拉電阻，固定低電平，MOS管的GS阻抗很大，容易遭到靜電的干擾，導致GS之間產生較高電壓，使MOS管開關狀態(tài)改變。
對于R2，MOS管在關閉狀態(tài)，流過R2的耗流為0，MOS管導通狀態(tài)；流過R2的電流為 ，如果想減小耗流，盡可能提高R2的阻值，一般取值200K，1M等。
4.2. 作為放電電阻
有的LDO電路中，也會加R4下拉電阻，叫假負載，LDO關閉時，用于快速泄放C6上的電壓，這和電路的使用場景有相關。加R4的壞處是，在正常工作時，會增加 的耗流，再說一句，現(xiàn)在也有帶自放電功能的LDO，帶自放電和不帶自放電，有利有弊。
對于R4，阻值越小，放電越快，但是正常工作時，增加的耗流會越大。
今天的文章到這里就結束了。。。
長按下圖二維碼關注，獨自前進，走得快；結伴而行，走得遠；在這里除了肝出來的文章，還有一步一個腳印學習的點點滴滴；
原創(chuàng)不易，讓我知道你在看
免責聲明：本文內容由21ic獲得授權后發(fā)布，版權歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
