在設計FPGA電源時的注意事項有哪些？

時間：2020-09-21 20:06:00

關鍵字：電源 FPGA 低壓降穩(wěn)壓器

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]我們在選擇一款符合FPGA應用需要的電源時，必須將很多因素考慮在內(nèi)。成本、尺寸，以及效率，始終是電源設計過程中需要注意的因素。不過，在FPGA應用中，某些電源軌將會有不同的要求。

我們在選擇一款符合FPGA應用需要的電源時，必須將很多因素考慮在內(nèi)。成本、尺寸，以及效率，始終是電源設計過程中需要注意的因素。不過，在FPGA應用中，某些電源軌將會有不同的要求。內(nèi)核電源軌通常需要在線路、負載和溫度范圍內(nèi)保持更加嚴格的精度。某些電源軌，比如說收發(fā)器，對于噪聲更加敏感，并且需要將它們的輸出保持在特定的噪聲閥值以下。還需注意的是，某些具有共模電壓的電源軌可組合在一起，并且可以用一個鐵氧體磁珠進行隔離，以實現(xiàn)濾波或作為一個負載開關。

當進行符合容限要求方面的設計時，需要將全部的固定和動態(tài)運行條件考慮在內(nèi)。首先，選擇一款基準精度少于1%的穩(wěn)壓器，這為客戶預留了最大的設計裕量空間來處理負載瞬變等動態(tài)運行條件。

在設計高速收發(fā)器電源軌時還需謹慎，因為這些靈敏電源軌上的噪聲會使性能下降，并且增加抖動。低壓降穩(wěn)壓器 (LDO) 是這些電源軌的理想選擇。不過，當需要更高電流時，只要輸出紋波的典型值在10kHz至80MHz頻率范圍內(nèi)保持在10mVpk-pk以下，就可以使用開關電源。專用FPGA數(shù)據(jù)表將包含與收發(fā)器需求相關的詳細技術規(guī)格。

電源排序是FPGA電源設計時的另外一個重要方面。由于有數(shù)個電源軌為FPGA供電，下面推薦的電源序列在啟動時汲取最小電流，這反過來防止了對器件的損壞。圖2中顯示的是針對Virtex 7系列FPGA上的邏輯電路和收發(fā)器電源軌的建議加電電源序列。針對Zynq 7000系列SoC的處理器排序顯示在圖2中。

在設計FPGA電源時的注意事項有哪些？