通常除了電源精度影響整個系統(tǒng)的穩(wěn)定性和可靠性，更高精度的電源還可以幫助我們降低系統(tǒng)功耗。
FPGA 廠商不斷采用更先進的工藝來降低器件功耗，提高性能，同時 FPGA 對供電電源的精度要求也越加苛刻，電壓必須維持在非常嚴格的容限內(nèi)，如果供電電壓范圍超出了規(guī)范的要求，就有會影響到 FPGA 的可靠性，甚至導致 FPGA 失效。
無論是 Intel (Altera)FPGA 還是 Xilinx FPGA
均在數(shù)據(jù)手冊中明確提出了電源精度要求，其中要求最高的是內(nèi)核和高速收發(fā)器的供電。舉例來看，Intel 公司的 Cyclone V、Cyclone 10
GX、Arria10、Stratix 10 的電源精度要求在±30mV 以內(nèi)。
Arria10 的 core 和 transceiver 數(shù)據(jù)手冊上的供電要求(±30mV)：
Stratix10 的 core 和 transceiver 數(shù)據(jù)手冊上的供電要求(±30mV)：
如果 Stratix10 需要支持 26.6G transceiver 時，收發(fā)器供電精度要求 ±20mV 以內(nèi)：
Xilinx 公司的 Artix 7、Kintex7、Virtex 7 等器件電源精度要求也是在±30mV 以內(nèi)，KU+、VU+器件要求電源精度必須達到±22mV 以內(nèi)。
Kintek Ultrascale+的 core 和 transceiver 數(shù)據(jù)手冊上的供電要求(±22mV)：
由此可見，新一代 FPGA 的供電精度都在±20-30mv 左右，已經(jīng)是單板中對電源精度要求最為苛刻的器件之一了。
由于輸出精度都是理論計算值，并沒有考慮單板 PCB 布線和其他外部設備引入的干擾和誤差，因此實際設計產(chǎn)品時，電源輸出精度不但必須符合數(shù)據(jù)手冊中的要求，還必須預留一定的余量，通常設計中，我們還會保留 50%-100%余量，以保證系統(tǒng)長期可靠工作。
電源的穩(wěn)態(tài)直流精度及計算方法
供電電源的穩(wěn)態(tài)直流精度主要取決于兩個因素：電壓調(diào)整精度和輸出電壓紋波。這里有一個誤區(qū)，很多工程師只通過 DC-DC 數(shù)據(jù)手冊上的電壓輸出精度來判斷器件是否符合要求，其實這是不正確的。
首先很多 DC-DC 需要外部反饋電阻來決定最終的輸出電壓，數(shù)據(jù)手冊上的電壓調(diào)整精度是指芯片本身的輸出精度，并沒有計算反饋電路引入的偏差。其次，器件數(shù)據(jù)手冊上的電壓輸出精度并不包含輸出電壓紋波，必須將兩者疊加計算才能得到正確的直流穩(wěn)態(tài)精度。
正確的電源穩(wěn)態(tài)直流精度的計算公式如下：
電源直流穩(wěn)態(tài)精度 =器件輸出精度(這里要求全溫度，全負載時的精度，很多器件手冊只給出典型值，因此要小心)+ ? 紋波 + 外部反饋電阻精度引入的誤差。
高精度電源對減低 FPGA 功耗的作用
我們舉一個例子，一個 FPGA 推薦的典型工作電壓為 0.85V，最高工作電壓為 0.88V，最低工作電壓為 0.82V， 假設供電 DC-DC 實際穩(wěn)態(tài)直流精度是±30mV ，那么 DC-DC 必須正好工作在 0.85V，如果電壓更低，就會低于 FPGA 對電壓下限的要求。
下載文檔
