數(shù)字電源模擬電源隔離

電感在電流脈沖期間電源板和模擬電源管腳之間實(shí)現(xiàn)了相對(duì)的高阻抗路徑，有效降低電源板中的噪聲。電感的串聯(lián)電阻必須足夠小使得它不能提供有效的DC壓降。同時(shí)插入電阻以增強(qiáng)電源域之間的隔離效果。電阻值應(yīng)很小以防止高DC壓降，另- -方 面它也應(yīng)提供- -些隔離。建議采用1歐姆電阻值。

除了每個(gè)電源管腳的一-個(gè)電容外，兩個(gè)域都應(yīng)該有- -個(gè)大的10μF 左右的電容(C1ovDD和C.vVDD)。對(duì)于數(shù)字域，電容(CuoDD;) 可大約100F;而對(duì)于模擬域，電容(CavD)應(yīng)為10nF。

某些EFM32器件具有關(guān)于模擬(AVDD_ x) 和數(shù)字(IOVDD_ x和VDD_ DREG)電源的相對(duì)上升時(shí)間的要求，更多信息請(qǐng)見器件數(shù)據(jù)手冊(cè)中的電源管理章節(jié)。對(duì)于有這種應(yīng)用限制的器件，通常應(yīng)使用圖1中的示意圖。但是，如果要求過濾模擬電源用于模擬精度，則這些器件應(yīng)使用圖3。在圖2中有一個(gè)添加的濾波器，與IOVDD_ x和VDD_ DREG相比，它將延緩AVDD_ x的上升斜面。因此，應(yīng)用上電時(shí)序規(guī)范的器件通常不應(yīng)使用這個(gè)圖。但是，如果電源電壓的內(nèi)部電阻高于7歐姆，則這些器件可使用圖2，因?yàn)闉V波器產(chǎn)生的延遲在這種上升時(shí)間的情況下是不重要的。

兩個(gè)地線之所以要“隔離”的理由是，因?yàn)榈鼐€阻抗不是0，當(dāng)電流流經(jīng)它時(shí)就會(huì)有電壓降，使得各處的參考地電壓不再相同，尤其是數(shù)字電路上的脈沖干擾電壓影響模擬電路，如果采用各自的獨(dú)立電源供電，那么模擬、數(shù)字之間連接的地線(還是連接了，并不是真的隔開它們)上就不再存在電流，即便導(dǎo)線有阻抗但是不形成干擾電壓。現(xiàn)在既然兩邊電源是同一個(gè)電源地線，那么地線上電流就不可避免，就必須研究如何將這個(gè)干擾電壓的影響降到最小。因此拼命降低地線阻抗尚且不及，還能故意串入電感提高阻抗?DAC的數(shù)字信號(hào)經(jīng)過這個(gè)電感回流到數(shù)字系統(tǒng)豈不要產(chǎn)生巨大干擾電壓?

正確的做法是：模擬部分、數(shù)字部分均單獨(dú)從電源部分引出電源與地線，并各自完善電源濾波體系。如果DAC有獨(dú)立的模擬地、數(shù)字地，則分別接到模擬、數(shù)字兩邊，即模擬、數(shù)字系統(tǒng)的地線是經(jīng)過電源連通的;如果只有一個(gè)地線引腳，則接到模擬地上，這樣地線上的干擾電壓會(huì)疊加在數(shù)字體系上，而不在模擬體系上。但不能在模擬、數(shù)字體系之間直接連通地線，否則數(shù)字系統(tǒng)電源電流就會(huì)通過這條線——模擬地線——回到電源，從而將地線阻抗上的脈沖干擾電壓引到模擬系統(tǒng)。