四開(kāi)關(guān)升降壓布局幾個(gè)關(guān)鍵技巧

關(guān)鍵器件的布局

布局對(duì)于降壓-升壓轉(zhuǎn)換器的成功運(yùn)行非常關(guān)鍵。良好的布局首先要確定這些關(guān)鍵組件，如圖 1 所示：

· 高 di/dt 回路或熱回路。

· 高 dv/dt 節(jié)點(diǎn)。

· 敏感的痕跡。

圖 1：識(shí)別高 di/dt 環(huán)路、高 dv/dt 節(jié)點(diǎn)和敏感走線

圖 1 顯示了 LM5175 四開(kāi)關(guān)降壓-升壓轉(zhuǎn)換器中的高 di/dt 路徑。最主要的高 di/dt 環(huán)路是輸入開(kāi)關(guān)電流環(huán)路和輸出開(kāi)關(guān)電流環(huán)路。輸入回路由輸入電容器 (C IN )、MOSFET（Q H1和 Q L1）和檢測(cè)電阻器 (R s ) 組成。輸出回路由輸出電容器 (C OUT )、MOSFET（Q H2和 Q L2）和檢測(cè)電阻器 (R s ) 組成。

高 dv/dt 節(jié)點(diǎn)是那些具有快速電壓轉(zhuǎn)換的節(jié)點(diǎn)。這些節(jié)點(diǎn)是開(kāi)關(guān)節(jié)點(diǎn)（SW1 和 SW2）、引導(dǎo)節(jié)點(diǎn)（BOOT1 和 BOOT2）和柵極驅(qū)動(dòng)走線（HDRV1、LDRV1、HDRV2 和 LDRV2），以及它們的返回路徑。

從電阻器 R s到集成電路 (IC) 引腳（CS 和 CSG）、輸入和輸出檢測(cè)跡線（VISNS、VOSNS、FB）和控制器組件（SLOPE、R c1、C c1、 C c2 ) 形成對(duì)噪聲敏感的跡線。它們?cè)趫D 1 中以藍(lán)色顯示。

為了獲得良好的布局性能，盡量減少高 di/dt 路徑的環(huán)路面積，盡量減少高 dv/dt 節(jié)點(diǎn)的表面積，并使噪聲敏感的走線遠(yuǎn)離噪聲（高 di/dt 和高 dv/dt）部分電路。

2.最大限度地減少熱循環(huán)

一旦我們確定了 DC/DC 轉(zhuǎn)換器設(shè)計(jì)的關(guān)鍵部分，我們的下一個(gè)任務(wù)就是最大限度地減少任何噪聲源和不需要的寄生效應(yīng)。最大限度地減少熱循環(huán)是朝著這個(gè)方向邁出的重要第一步。圖 1 顯示了四開(kāi)關(guān)降壓-升壓轉(zhuǎn)換器中的熱回路或高 di/dt 回路。除了輸入和輸出開(kāi)關(guān)環(huán)路（第 1 至 6 號(hào)）之外，圖 1 還突出顯示了由柵極驅(qū)動(dòng)器及其返回路徑形成的熱環(huán)路。

圖 1：四開(kāi)關(guān)降壓-升壓轉(zhuǎn)換器中的熱回路

由于功率級(jí)熱回路（紅色）包含最大的開(kāi)關(guān)電流，因此首先優(yōu)化它們。在降壓周期中，輸入回路（第 1 號(hào)）承載開(kāi)關(guān)電流。在升壓周期中，輸出回路（第 2 號(hào)）承載開(kāi)關(guān)電流。根據(jù)我的經(jīng)驗(yàn)，在使用對(duì)稱布局優(yōu)化兩個(gè)回路時(shí)，我實(shí)現(xiàn)了最低的回路面積和最緊湊的設(shè)計(jì)。

圖 2 和圖 3 是良好功率級(jí)布局的示例。圖 2a 中所示的布局示例為檢測(cè)電阻器和 FET 中產(chǎn)生的熱量提供了更好的散熱路徑。考慮遵循圖 2b 中所示的布局示例來(lái)創(chuàng)建更高密度的設(shè)計(jì)，因?yàn)樗鼘⒐β始?jí)組件更緊密地包裝在一起。

圖 2：對(duì)稱功率級(jí)布局最大限度地減少了四開(kāi)關(guān)降壓-升壓轉(zhuǎn)換器中的輸入和輸出功率環(huán)路，(a) 中等密度設(shè)計(jì)，(b) 高密度設(shè)計(jì)

功率級(jí)的尺寸、熱穩(wěn)定性和噪聲性能需要權(quán)衡。較小的 di/dt 環(huán)路和較小的 dv/dt 節(jié)點(diǎn)具有較低的寄生效應(yīng)并且輻射也較少。它們?cè)诖嬖谕獠吭肼暤那闆r下也更加穩(wěn)健，因?yàn)檩^小的環(huán)路區(qū)域耦合的噪聲較少。然而，較小的設(shè)計(jì)在熱方面受到更多限制，因?yàn)闆](méi)有多少銅直接連接到散熱元件，包括 MOSFET、檢測(cè)電阻器和電感器。對(duì)于功率相對(duì)較高的設(shè)計(jì)，我們可能需要在開(kāi)關(guān)節(jié)點(diǎn)處增加銅面積以限制溫度。

圖 3 顯示了一種能夠處理更高電流并允許 FET 并聯(lián)的設(shè)計(jì)。熱量分布在 FET 之間，然后可以擴(kuò)散到相鄰的銅平面，從而避免溫度過(guò)度升高或形成熱點(diǎn)。

圖 3：用于更高功率設(shè)計(jì)的具有并行 FET 和更大銅面積的示例布局

3. 將差分傳感線與電源平面分離

布局中最常遇到的問(wèn)題是從檢測(cè)電阻到 TI 的 LM5175 集成電路 (IC) 引腳（CS-CSG 對(duì)）的差分檢測(cè)信號(hào)的布線不正確。傳感連接的示例如圖 1 所示。

圖 1：LM5175 原理圖顯示了從功率級(jí)到控制器引腳的差分檢測(cè)連接。

在某些情況下，設(shè)計(jì)人員會(huì)犯此錯(cuò)誤，因?yàn)槠渲幸粋€(gè)檢測(cè)節(jié)點(diǎn)（檢測(cè)電阻器的下側(cè)，在黃色圓圈中標(biāo)記為節(jié)點(diǎn)“N”）在電氣上與電路接地 (GND) 相同。因此，布局工程師不清楚需要差分路由 CS-CSG 對(duì)（攜帶小信號(hào)（數(shù)十毫伏））。圖 2 顯示了這個(gè)常見(jiàn)錯(cuò)誤。

圖 2：(a) 更正差分電流檢測(cè)布線和 (b) 布線差分檢測(cè)信號(hào)時(shí)的常見(jiàn)錯(cuò)誤。

在其他情況下，設(shè)計(jì)人員確實(shí)認(rèn)識(shí)到需要對(duì)電流檢測(cè)信號(hào)進(jìn)行差分路由。但是在完成電路板的過(guò)程中，負(fù)極走線連接到平面或覆銅，因?yàn)椴季止ぞ邔⒕W(wǎng)絡(luò)視為接地 (GND) 網(wǎng)絡(luò)。如圖 3 所示，這種意外連接可能發(fā)生在沿線的任何地方。在接下來(lái)的段落中，我將描述一些常見(jiàn)的做法來(lái)避免這種情況。

圖 3：差分檢測(cè)信號(hào)與電源接地層的無(wú)意連接示例。

網(wǎng)絡(luò)關(guān)系

網(wǎng)絡(luò)連接允許在原理圖中人為地分離網(wǎng)絡(luò)名稱（圖 4）。這允許布局工具將 N1 和 N2 視為單獨(dú)的節(jié)點(diǎn)，并保護(hù)大部分差分走線 (N2) 免受意外連接到地平面或澆筑。缺點(diǎn)是 N1 部分在技術(shù)上是一個(gè) GND 網(wǎng)絡(luò)，因此仍然需要與 GND 平面或覆銅分離（圖 4）。

圖 4：使用 Net-Tie 防止感應(yīng)信號(hào)意外連接到銅層或覆銅層的示例。

多邊形切口或保留切口

許多布局工具提供稱為多邊形切口或多邊形保留的功能。Polygon keep outs 創(chuàng)建一個(gè)邊界，防止多邊形或銅澆注進(jìn)入。多邊形禁止層必須從頭到尾遵循感測(cè)軌跡。當(dāng)感測(cè)跡線通過(guò)過(guò)孔改變層時(shí)，您必須格外小心。在這種情況下，您必須在通孔周?chē)乃袑由鲜褂枚噙呅伪３謪^(qū)。圖 5 顯示了一個(gè)示例。

圖 5：正確使用多邊形切口將感應(yīng)走線與電源平面分開(kāi)。

感測(cè)走線的不正確布線會(huì)破壞原本良好的設(shè)計(jì)。識(shí)別感應(yīng)痕跡——尤其是那些與銅區(qū)域、平面或澆注共享網(wǎng)絡(luò)名稱的痕跡——是必不可少的。在印刷電路板 (PCB) 設(shè)計(jì)過(guò)程中，必須使用網(wǎng)線或多邊形保持器隔離這些走線，以防止無(wú)意中連接到銅平面。