當(dāng)前位置:首頁 > 公眾號精選 > 芯片驗證工程師
[導(dǎo)讀]a.?基于事務(wù)級的驗證框架UVM?是一個事務(wù)級(TBV,TransactionBasedVerification)的驗證模型框架,解決了用低層次的信號比特或比特向量的形式帶來效率較低的問題。在事務(wù)級的驗證中,低層次的信號活動被抽象成一個事務(wù)操作,這樣可以通過高層次事務(wù)操作來描述各...

a.?基于事務(wù)級的驗證框架
UVM?是一個事務(wù)級(TBV, Transaction Based Verification)的驗證模型框架,解決了用低層次的信號比特或比特向量的形式帶來效率較低的問題。


在事務(wù)級的驗證中,低層次的信號活動被抽象成一個事務(wù)操作,這樣可以通過高層次事務(wù)操作來描述各種驗證場景。具體來說就是其測試激勵可以定義類似于數(shù)據(jù)幀這樣的抽象層次的事務(wù)?;谑聞?wù)的驗證大大改善了驗證的效率。

b.?激勵隨機(jī)生成
在一個驗證平臺中,需要定義好輸入 transaction 的結(jié)構(gòu)和約束。結(jié)構(gòu)包括transaction 中包括哪些內(nèi)容,約束包括長度約束和值約束。


在驗證過程中 UVM可以根據(jù)定義的結(jié)構(gòu)和內(nèi)容自動生成隨機(jī)化的 transaction。只要隨機(jī)化的種子相同,則每次生成 transaction 序列也是相同的,但是序列中每一個 transaction 是不同的。


約束隨機(jī)激勵測試能夠覆蓋大部分的代碼和功能,檢查出大部分的錯誤,但是對于想要進(jìn)行更高質(zhì)量的驗證則需要添加直接測試,即手動生成 transaction。


c.?自動化比較和覆蓋率統(tǒng)計分析
能夠自動檢查仿真輸出和預(yù)期是否一致、能夠自動完成代碼覆蓋率統(tǒng)計、狀態(tài)覆蓋率檢查、狀態(tài)變遷覆蓋率等。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
關(guān)閉
關(guān)閉