電子設(shè)計自動化

Linux系統(tǒng)環(huán)境下的FPGA驅(qū)動方案解析

Linux操作系統(tǒng)的全稱是GNU/Linux，它是由GNU工程和Linux內(nèi)核兩個部分共同組成的一個操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護學(xué)習(xí)成果，因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。FPGA是英文Field Prog

最新版本MATLAB和Simulink產(chǎn)品（MathWorks）

RTL綜合工具Design Compiler 2010（Synopsys）

新思科技有限公司日前宣布：該公司在其Galaxy™設(shè)計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復(fù)雜的設(shè)計中極具挑戰(zhàn)性的進度要求，工程師

基于FPGA的電梯控制系統(tǒng)設(shè)計

摘要：介紹了基于FPGA的四層電梯控制系統(tǒng)的設(shè)計。該系統(tǒng)采用Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主控制芯片，采用Verilog-HDL編程描述，實現(xiàn)對電梯的智能控制，經(jīng)仿真驗證，完成所要求功能。該設(shè)計采用模

FPGA實現(xiàn)中的SERDES接口設(shè)計和測試

近年來，芯片功能的增強和數(shù)據(jù)吞吐量要求推動了芯片產(chǎn)業(yè)從低速率數(shù)據(jù)并行連接轉(zhuǎn)變到高速串行連接。這個概念被稱為SERDES(Serializer-Deserializer)，包括在高速差分對上串行地傳送數(shù)據(jù)，而不是用低速的并行總線。

基于FPGA的多功能密碼鎖的設(shè)計

摘要：本文設(shè)計的基于FPGA的電子密碼鎖，具有記憶和修改6位密碼、輸入密碼位數(shù)指示及防止多次試探密碼等功能，與銀行卡的原理和功能極其相似，使得密碼鎖的保密和安全性能進一步增強。最后，給出了在Quartus II軟件

使用 FPGA 控制 VGA 顯示

顯示器因為其輸出信息量大，輸出形式多樣等特點已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計的常用輸出設(shè)備。在 FPGA 的設(shè)計中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用

一種基于小波變換的圖像壓縮方法與實現(xiàn)

隨著計算機、通信、電子信息技術(shù)的快速發(fā)展，人們的生活與圖像緊密相連，如數(shù)字電視圖像、3G通信、彩信、導(dǎo)航系統(tǒng)圖像、視頻圖像防盜系統(tǒng)等。然而圖像信息包含的信息量巨大，這給儲存、處理和傳輸帶來了很多困難，這

基于FPGA的脈沖壓縮仿真與實現(xiàn)

1 引言 隨著現(xiàn)代武器與航天技術(shù)的發(fā)展，要求雷達應(yīng)具有高精度、遠距離、高分辨力等性能。簡單矩形脈沖雷達存在雷達探測能力與距離分辨力之間的矛盾。為解決這一矛盾，大多數(shù)現(xiàn)代雷達采用脈沖壓縮技術(shù)，調(diào)制信號

硬件仿真器成IC設(shè)計新寵 三大EDA公司競逐

隨著芯片復(fù)雜度的提高，驗證測試變得越來越重要，對芯片最顯著的改進不僅在設(shè)計流程中產(chǎn)生，也在芯片調(diào)試和驗證流程中反復(fù)進行著。因此，為幫助IC設(shè)計企業(yè)縮短驗證時間、加快產(chǎn)品上市，大型EDA工具提供商均致力于加強

PADS中BGA Fanout扇出教程

一、建立原點座標(biāo)：（用PADS 2005 打開沒有l(wèi)ayout BGA文件）1.鼠標(biāo)右鍵，點選"Select Traces/Pins",再點BGA的左上角的一個PAD2.以這個PAD建立原點座標(biāo)，Setup/origin.二、選擇BGA FANOUT 的層：Setup/Layers Setup,B

印制電路板焊接方法及技巧

1 沾錫作用當(dāng)熱的液態(tài)焊錫溶解并滲透到被焊接的金屬表面時，就稱為金屬的沾錫或金屬被沾錫。焊錫與銅的混合物的分子形成一種新的部分是銅、部分是焊錫的合金，這種溶媒作用稱為沾錫，它在各個部分之間構(gòu)成分子間鍵，

基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計與仿真

摘要：文中詳細介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuaitusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬

FSK／PSK調(diào)制的FPGA實現(xiàn)

摘要：基于DDS和VHDL硬件描述技術(shù)，采用大規(guī)模可編程門陣列FPGA，實現(xiàn)了FSK和PSK數(shù)字調(diào)制。介紹了m偽隨機基帶碼元發(fā)生器、跳變檢測器和DDS信號發(fā)生等模塊。系統(tǒng)參數(shù)易修改、可移植性強、性能穩(wěn)定。 關(guān)鍵詞：FSK／PS

有源晶振引腳圖,有源晶振引腳定義