XCD2500BQ中的數(shù)字信號處理方框圖

在VCDfDVD景；碟機中，數(shù)字信號處理電路DSP電路也是伺服系統(tǒng)的一部分，由預(yù)放電路將激光
頭讀取的信號進行放大以后將RF信號送到DSP電路中進行數(shù)字處理，與此同時從數(shù)字信號中還要檢測
出主軸電動機的旋轉(zhuǎn)誤差，經(jīng)處理后轉(zhuǎn)換成控制主軸電動機的驅(qū)動信號，使主軸電動機按恒線速的要求
旋轉(zhuǎn)t因此主軸電動機伺服電路又稱CLV伺服，CLV即恒線速的意思（Constant Linear Velocity）。
CXD2500、CXD2545等集成電路就是為此而設(shè)計的集成電路。
    圖28-4所示是CXD2500BQ的電路方框圖，該電路主要包括：32 K緩沖RAM、壓控振蕩器、不對
稱校正器、鎖相環(huán)、數(shù)字音頻接口、地址信號發(fā)生器、誤碼校正電路、可變節(jié)拍控制電路、EFM解調(diào)電
路、數(shù)字信號輸出電路、主軸電動機CLV處理器伺服狀態(tài)檢測和控制電路等。
    VCD光盤在記錄前對數(shù)字信號進行了8-14bit的轉(zhuǎn)換，或稱為8-14bit調(diào)制，即EFM調(diào)制，這是為
了降低誤碼率而采取的方法。由激光頭讀出的數(shù)字信號即為EFM調(diào)制的信號，此信號在DSP電路中要
將14bit的信號，再還原成8bit的數(shù)字信號，這叫EFM解調(diào)。解調(diào)后再經(jīng)誤碼校正、內(nèi)插等赴理成16bit
的數(shù)字信號。
    伺服預(yù)放電路CXA1782⑧腳輸出的RF信號經(jīng)C140耦合送到@腳，一路送到疊加電路，再分別送
到EFM解調(diào)電路、數(shù)字PLL電路、同步保護電路和緩沖放大器；另一路送到限幅校正電路。經(jīng)緩沖后
RF信號從@腳輸出r經(jīng)R164，C142，C148積分、濾波，處理成一個直流電壓，輸A@腳，去控制限幅
校正電路，對RF信號進行非對稱性校正，使RF信號具有良好的對稱性。EFM解調(diào)電路在數(shù)字PLL電
路的控制下，將14bit的數(shù)字信號解調(diào)成8bit的數(shù)字信號。另外，N203⑧腳輸出的16.934 MHz:的振蕩信
號經(jīng)濾波電感L200、L203，R194．C141加到@腳內(nèi)部的時鐘發(fā)生器，用于產(chǎn)生4.23 MHz的時鐘信號。
數(shù)字PLL電路利用該時鐘信號和RF信號中的時鐘成分進行鎖相控制，以保證EFM解調(diào)的正確性。
    EFM解調(diào)電路輸出的8bit數(shù)字信號分別送到寄存器、子碼P-W處理器、予碼Q處理器和數(shù)字信號
輸出電路。子碼P-W處理器在@腳輸入的子碼P-W時鐘信號控制下產(chǎn)生8bit子碼P-W信號，從@腳輸
出（該機未用）；子碼Q處理器在@惻輸入的子碼Q時鐘信號(SOCK) CPU@腳輸出）控制下，將8bit
的數(shù)字信號處理成子碼Q信號，從@腳輸出，送到CPU⑥腳，對機心進行控制。
    EFM解調(diào)出的8bit數(shù)字信號經(jīng)寄存器和數(shù)據(jù)總線的傳遞，再經(jīng)誤碼糾錯處理，進入D/A數(shù)據(jù)信號
處理器，處理成串行數(shù)據(jù)信號，再經(jīng)串／并行處理器處理，輸出數(shù)據(jù)信號，供MPEG解碼。當(dāng)@腳（音
頻數(shù)據(jù)信號輸出模式選擇開關(guān)）為高電平時，選擇并行數(shù)據(jù)信號輸出；當(dāng)@腳為低電平時，選擇串行數(shù)
據(jù)信號( DATA)從@腳袖出（該機為此種模式），經(jīng)接插件XP702送到解碼電路作進一步處理。