Silicon Lab 10 Gbps XFP收發(fā)器芯片

Silicon Laboratories日前推出Si5040，該芯片是公司高速物理層（high-speed PHY）產(chǎn)品線的最新產(chǎn)品。Si5040采用Silicon Laboratories已通過市場驗證的DSPLL®技術(shù)，為業(yè)界第一顆同時在數(shù)據(jù)發(fā)送(Transmit)和接收(Receive)路徑提供信號抖動消除功能的10 Gbps XFP收發(fā)器。Si5040采用5 × 5厘米的業(yè)界最小封裝，且低功耗低抖動性能非常適合空間有限的XFP模塊應(yīng)用，Si5040是唯一能連續(xù)支持9.9Gbps到11.4 Gbps之間所有電信與數(shù)據(jù)通訊協(xié)議和信號抖動消除能力的收發(fā)器芯片，支持協(xié)議包括OC-192/STM-64、10 GbE、10G Fiber Channel及其FEC速率。

Si5040利用Silicon Laboratories的DSPLL專利技術(shù)來消除10 Gbps串行數(shù)據(jù)流因網(wǎng)絡(luò)端或線路卡系統(tǒng)級噪聲所產(chǎn)生的信號劣化與抖動現(xiàn)象，這使它能提供超越同類產(chǎn)品的信號抖動性能。這種創(chuàng)新的技術(shù)不但在transceiver發(fā)送路徑（Transmit）將發(fā)送信號抖動降至2.5 mUI RMS的業(yè)界最低水平，從而在XFP模塊內(nèi)部和光線路卡不再需要抖動消除電路，同時接收路徑的DSPLL還能將接收數(shù)據(jù)的抖動幅度降至最低，確保能與光線路卡上的ASIC或FPGA芯片連接不產(chǎn)生誤碼。

Si5040接收電路采用創(chuàng)新技術(shù)，可自動調(diào)CDR參數(shù)使誤碼率 (BER) 減至最小，確保接收機在難以預(yù)測的多廠商網(wǎng)絡(luò)環(huán)境內(nèi)以及各種不同的通道條件下都能提供穩(wěn)健可靠的操作性能。接收電路還會利用芯片內(nèi)置的信號質(zhì)量監(jiān)測電路來實時調(diào)整0/1判斷閾值，可以將誤碼率減至最小和抖動容忍范圍增至最大以提供最佳接收性能。Si5040還支持手動調(diào)整1/0判斷閾值和數(shù)據(jù)采樣相位 (sampling phase)以優(yōu)化誤碼率。無論工作于何種模式，Si5040絕佳的輸入靈敏度 (典型峰峰值可低至5 mV) 都使它成為短距和長距應(yīng)用的最佳選擇。 

  Si5040 XFP transceiver提供業(yè)界最完整的功能，包括支持三種不同的模擬與數(shù)字信號質(zhì)量監(jiān)測功能，分別是模擬信號LOS監(jiān)測、CID（連0或連1）監(jiān)測以及專有的數(shù)字眼圖開度 (eye opening) 測量功能。Si5040還提供線路環(huán)回測試 (loop-back)、XFI回路測試和接收和發(fā)送雙方向的PRBS碼流生成和檢查功能，這使得系統(tǒng)級的測試和調(diào)試更簡單。通過MCU I2C接口可完成芯片寄存器配置和狀態(tài)監(jiān)測。

  為了滿足業(yè)界對于低耗電解決方案的需求，Si5040將典型耗電值減至575 mW以下。這顆組件還能在+5%到-10%的電源變動范圍內(nèi)操作，使電源管理更簡單。所有高速信號幅度可設(shè)置，可降低芯片功耗。-40℃至+85℃完整工業(yè)溫度范圍內(nèi)可操作使Si5040可工作于苛刻的溫度環(huán)境內(nèi)。

Si5040采用5 × 5毫米、32管腳無鉛QFN封裝，滿足RoHS。樣品現(xiàn)已開始供應(yīng)，量產(chǎn)時間預(yù)訂為2006年第二季。