關鍵詞：Matlab；FPGA；System Generator；DSP
近年來，在數(shù)字通信、網(wǎng)絡、視頻和圖像處理領域，ＦＰＧＡ已經(jīng)成為高性能數(shù)字信號處理系統(tǒng)的關鍵元件。ＦＰＧＡ的邏輯結構不僅包括查找表、寄存器、多路復用器、存儲器，而且還有快速加法器、乘法器和Ｉ／Ｏ處理專用電路。ＦＰＧＡ具有實現(xiàn)高性能并行算法的能力，
是構成高性能可定制數(shù)據(jù)通路處理器（數(shù)字濾波、ＦＦＴ）的理想器件。如Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ ＦＰＧＡ包含高性能的可編程架構、嵌入式ＰｏｗｅｒＰＣ處理器和３．１２５Ｇｂｐｓ收發(fā)器等。
但是，ＦＰＧＡ在數(shù)字信號處理領域的廣泛應用受限于幾個因素。首先，ＤＳＰ開發(fā)人員不熟悉硬件設計，尤其是ＦＰＧＡ。他們使用Ｍａｔｌａｂ驗證算法，運用Ｃ語言或匯編語言編程，通常不會使用硬件描述語言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實現(xiàn)數(shù)字設計。其次，雖然ＶＨＤＬ語言也提供了許多高層次的語言抽象，但是基于并行硬件系統(tǒng)的ＶＨＤＬ程序設計與基于微處理器的串行程序設計有很大的不同。
基于以上原因，Ｘｉｌｉｎｘ公司開發(fā)了基于Ｍａｔｌａｂ的Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ工具。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ是Ｓｉｍｕｌｉｎｋ中一個基于ＦＰＧＡ的信號處理建模和設計工具。該工具可以將一個ＤＳＰ系統(tǒng)表示為一個高度抽象的模塊，并自動將系統(tǒng)映射為一個基于ＦＰＧＡ的硬件方案。重要的是，該Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實現(xiàn)這些功能并沒有降低硬件性能。
１ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ的特點
Ｓｉｍｕｌｉｎｋ為ＤＳＰ系統(tǒng)提供了強有力的高層次建模環(huán)境，可大量應用于算法開發(fā)和驗證。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ作為Ｓｉｍｕｌｉｎｋ的一個工具箱很好地體現(xiàn)了這些特性，同時又可以自動將設計轉(zhuǎn)換為可綜合的高效硬件實現(xiàn)方案。該硬件實現(xiàn)方案忠實于原始設計，因此設計模型與硬件實現(xiàn)在采樣點（在Ｓｉｍｕｌｉｎｋ中定義）是一一對應的。通過使用Ｘｉｌｉｎｘ精心設計的ＩＰ（ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ）核可以使硬件方案具有較小的延遲和體積。雖然Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的ＩＰ模塊是經(jīng)過功能抽象的，但是對于熟悉ＦＰＧＡ的設計者來說，該模塊也具有直接訪問底層硬件細節(jié)的能力。例如，可以指定Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ乘法器模塊使用Ｖｉｒｔｅｘ－ＩＩ系列ＦＰＧＡ中的專用高速乘法器元件，用戶定義的ＩＰ模塊也能夠作為黑盒子插入系統(tǒng)之中，等等。
使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實現(xiàn)系統(tǒng)設計的主要特點有：
●在Ｓｉｍｕｌｉｎｋ中實現(xiàn)ＦＰＧＡ電路的系統(tǒng)級建模，并自動生成硬件描述語言。
●自動生成Ｍｏｄｅｌｓｉｍ測試程序，支持軟硬件仿真。
●支持用戶創(chuàng)建的Ｓｉｍｕｌｉｎｋ模塊。
●使用Ｘｉｌｉｎｘ ＦＰＧＡ自動實現(xiàn)硬件系統(tǒng)。支持的Ｘｉｌｉｎｘ ＦＰＧＡ系列包括Ｓｐａｒｔａｎ－ＩＩ、Ｓｐａｒｔａｎ－ＩＩＥ、Ｓｐａｒ-ｔａｎ－３、Ｖｉｒｔｅｘ、Ｖｉｒｔｅｘ－Ｅ、Ｖｉｒｔｅｘ－ＩＩ、Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ。
２ 使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實現(xiàn)系統(tǒng)級建模
傳統(tǒng)的ＤＳＰ系統(tǒng)開發(fā)人員在設計一個ＤＳＰ系統(tǒng)時，一般先研究算法，再使用Ｍａｔｌａｂ或Ｃ語言驗證算法，最后由硬件工程師在ＦＰＧＡ或ＤＳＰ上實現(xiàn)并驗證。典型的ＤＳＰ系統(tǒng)設計流程如下：
（１） 用數(shù)學語言描述算法。
（２） 設計環(huán)境中使用雙精度數(shù)實現(xiàn)算法。
（３） 將雙精度運算變?yōu)槎c運算。
（４） 將設計轉(zhuǎn)換為有效的硬件實現(xiàn)。
使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ可以簡化這一過程。設計人員先在Ｍａｔｌａｂ中對系統(tǒng)進行建模和算法驗證，經(jīng)過仿真后便可以直接將系統(tǒng)映射為基于ＦＰＧＡ的底層硬件實現(xiàn)方案?？捎茫樱椋恚酰欤椋睿胩峁┑膱D形化環(huán)境對系統(tǒng)進行建模。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ包括被稱為Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ的Ｓｉｍｕｌｉｎｋ庫和模型到硬件實現(xiàn)的轉(zhuǎn)換軟件，可以將Ｓｉｍｕｌｉｎｋ中定義的系統(tǒng)參數(shù)映射為硬件實現(xiàn)中的實體、結構、端口、信號和屬性。另外，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ可自動生成ＦＰＧＡ綜合、仿真和實現(xiàn)工具所需的命令文件，因此用戶可以在圖形化環(huán)境中完成系統(tǒng)模型的硬件開發(fā)。圖１為使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ設計系統(tǒng)的流程圖。
在Ｍａｔｌａｂ中，我們可以通過Ｓｉｍｕｌｉｎｋ的庫瀏覽器使用Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫中的模塊，Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫中的模塊可以與Ｓｉｍｕｌｉｎｋ其它庫中的模塊自由組合。Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫中最重要的模塊是Ｓｙｓｔｅｍ Ｇｅｎ-ｅｒａｔｏｒ，利用該模塊可完成系統(tǒng)級設計到基于ＦＰＧＡ的底層硬件設計的轉(zhuǎn)換工作。
可以在Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊的屬性對話框中選擇目標ＦＰＧＡ器件、目標系統(tǒng)時鐘周期等選項。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)ⅲ兀椋欤椋睿?ｂｌｏｃｋｓｅｔ中的模塊映射為ＩＰ庫中的模塊，接著從系統(tǒng)參數(shù)（例如采樣周期）推斷出控制信號和電路，再將Ｓｉｍｕｌｉｎｋ的分層設計轉(zhuǎn)換為ＶＨＤＬ的分層網(wǎng)表，之后，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ即可調(diào)用Ｘｉｌｉｎｘ ＣＯＲＥ Ｇｅｎｅｒａｔｏｒ和ＶＨＤＬ模擬、綜合、實現(xiàn)工具來完成硬件設計。
由于一般的ＦＰＧＡ綜合工具不支持浮點數(shù)，因此Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊使用的數(shù)據(jù)類型為任意精度的定點數(shù)，這樣可以實現(xiàn)準確的硬件模擬。由于Ｓｉｍｕｌｉｎｋ中的信號類型是雙精度浮點數(shù)，因此在Ｘｉｌ-ｉｎｘ模塊和非Ｘｉｌｉｎｘ模塊之間必須插入Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ和Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模塊。通常Ｓｉｍｕｌｉｎｋ中的連續(xù)時間信號在Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ模塊中進行采樣，同時該模塊也可將雙精度浮點信號轉(zhuǎn)換為定點信號，而Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模塊則可將定點信號轉(zhuǎn)換為雙精度浮點信號。大部分Ｘｉｌｉｎｘ模塊能夠根據(jù)輸入信號類型推斷輸出信號的類型。如果模塊的精度參數(shù)定義為全精度，則模塊將自動選擇輸出信號類型以保證不損失輸入信號精度，并自動進行符號位擴展和補零操作。用戶也可以自定義輸出信號類型來進行精度控制。
３ 使用中需注意的問題
在ＦＰＧＡ系統(tǒng)設計中，時鐘的設計十分重要。因此必須正確理解Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的時鐘和ＦＰＧＡ硬件時鐘之間的關系。Ｓｉｍｕｌｉｎｋ中沒有明確的時鐘源信號，模塊在系統(tǒng)參數(shù)中定義的采樣周期點進行采樣。硬件設計中的外部時鐘源對時序邏輯電路十分重要。在Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊中，通過定義Ｓｉｍｕｌｉｎｋ Ｓｙｓｔｅｍ Ｐｅｒｉｏｄ和ＦＰＧＡ Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｐｅｒｉｏｄ參數(shù)可以建立Ｓｉｍｕｌｉｎｋ采樣周期和硬件時鐘間的關系，也可通過設置這些參數(shù)來改變Ｓｉｍｕｌｉｎｋ中模擬時間和實際硬件系統(tǒng)中時間的比例關系。Ｓｉｍｕｌｉｎｋ的系統(tǒng)周期一般是各模塊采樣周期的最大公約數(shù)。ＦＰＧＡ的硬件時鐘是單位為ｎｓ的硬件時鐘周期。例如，若Ｓｉｍｕｌｉｎｋ中有兩個模塊，采樣周期分別為２ｓ和３ｓ，而ＦＰＧＡ系統(tǒng)時鐘周期為１０ｎｓ，則Ｓｉｍｕｌｉｎｋ系統(tǒng)周期應該為兩個模塊采樣周期的最大公約數(shù)即為１ｓ。這意味著Ｓｉｍｕｌｉｎｋ中的１ｓ對應實際硬件系統(tǒng)的１０ｎｓ。在生成硬件系統(tǒng)前，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)⒆詣訖z查用戶定義的Ｓｉｍｕｌｉｎｋ系統(tǒng)周期參數(shù)是否與系統(tǒng)中模塊的采樣周期相沖突，如果沖突，則提示用修改Simulink系統(tǒng)周期參數(shù)。
圖4
有些情況會導致Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊產(chǎn)生不確定數(shù)（ＮａＮ－ｎｏｔ ａ ｎｕｍｂｅｒ）。如在雙端口ＲＡＭ模塊中，兩個端口同時對模塊中的某一地址進行寫操作時，該地址中的數(shù)據(jù)將被標記為ＮａＮ。如果模塊中有不確定數(shù)出現(xiàn)，則表明該模塊的最終硬件實現(xiàn)將會有不可預測的行為，當Ｓｉｍｕｌｉｎｋ進行仿真時，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)蹲皆撳e誤。
４ 應用實例
圖２是一個圖像處理應用實例的系統(tǒng)實現(xiàn)框圖。該應用實例使用５×５的二維ＦＩＲ濾波器完成圖像增強預處理。該系統(tǒng)將輸入圖像分別延遲０×Ｎ（Ｎ為輸入圖像寬度）、１×Ｎ、２×Ｎ、３×Ｎ、４×Ｎ個采樣點后輸入５個Ｌｉｎｅ Ｂｕｆｆｅｒ，數(shù)據(jù)在Ｌｉｎｅ Ｂｕｆｆｅｒ中緩存后并行輸入５個５抽頭的ＭＡＣ ＦＩＲ濾波器。濾波器系統(tǒng)存儲于ＦＰＧＡ的塊ＲＡＭ中，圖像數(shù)據(jù)經(jīng)濾波器處理后輸出。圖３為Ｌｉｎｅ Ｂｕｆｆｅｒ?qū)崿F(xiàn)框圖，圖４為５×５濾波器框圖。
下載文檔
