基于TPS54350型DC/DC變換器供電系統(tǒng)設計

　　TPS54350是德州儀器(TI)新推出的一款內置MOSFET的高效DC／DC變換器．采用小型16引腳HISSOP封裝．連續(xù)輸出電流為3A時，輸入電壓范圍為4．5V~20V。該變換器極大地簡化了負載電源管理的設計，使得設計人員可直接通過中壓總線(而不依賴額外的低電壓總線)為數(shù)字信號處理器(DSP)、現(xiàn)場可編程門陣列(FPGA)及微處理器供電。TPS554350SWIFT(采用集成FET技術的開關)DC／DC變換器的效率高達90％以上，非常適用于低功耗工業(yè)與商用電源、帶液晶顯示屏(LCD)的監(jiān)視器與電視、硬盤驅動、視頻圖像卡以及9V或12V墻式適配器負載點穩(wěn)壓裝置。

2 TPS54350的特性和功能

2．1 TPS54350的特性

　　TPS54350型DC／DC變換器的主要特性如下：

　　連續(xù)輸出電流為3A時．效率達90%以上；

　　輸入電壓范圍為4．5V一20V：

　　輸出電壓可調低至0．891V(精確度為l％)；

　　可編程外部時鐘同步：

　　寬的脈寬調制(1)WM)頻率一固定為250kHz、500kHz或250kHz~700kHz的可調節(jié)范圍：

　　峰值電流限制與熱關斷保護：

　　可調節(jié)的欠壓關斷；

　　內部軟啟動：

　　電源安全輸出。

2．2 TPS54350引腳功能和電路功能

2．2．1 引腳功能

　　VIN：電壓輸入引腳，范圍為4．5V～20V，必須旁路連接一個低等效串聯(lián)電阻(ESR)的10μF陶瓷電容器：

　　UVL0：欠壓閉鎖輸出：

　　PWRGD：開漏輸出。該引腳為低電平時，表示輸出低于期望的輸出電壓值。PWRGD比較器的輸出端有一個內部的上升沿濾波器：

　　RT：頻率設置引腳。在RT引腳與地(AGND)之間接一只電阻器．設置轉換頻率。將RT引腳接地或懸空可以得到一個內部備選頻率；

　　SYNC：雙向I／O同步引腳。當RT引腳懸空或置低電平時，SYNC為輸出：當它與一個下降沿信號連接時，亦可作為一個輸入端口來同步系統(tǒng)時鐘：

　　ENA：使能引腳。低于0．5V時。電路停止工作；懸空時被使能；

　　COMP：誤差放大器輸出：

　　VSENSE：誤差放大器轉換節(jié)點，基準電壓值：

　　AGND：模擬地，內部與感應模擬地電路連接。與PGND和PowerPAD連接：

　　PGND：電源地，與AGND和PowerPAD連接；

　　VBIAS：內部8．0v偏置電壓。該引腳要接1只0．1μF的陶瓷電容器：

　　PH：相位端，與外部LC濾波器連接；

　　BOOT：在BOOT引腳與PH引腳之間連接一只O．1μF的陶瓷電容器。

2．2．2 電路功能

　　TPS54530支持中等范圍的電流輸出．能夠將輸出電壓降至0．891V．其精度可達l%。TPS54530集成了高端MOSFET和一個可選擇的低端外部MOS-FET柵極驅動器。此外，該器件還采用了高性能電壓誤差放大器，極大地改善了瞬時條件下的性能，從而可靈活選擇輸出濾波電感器與電容器。開關頻率固定在250kHz或500kHz，也可以將其升高到7OOkHz，以縮小無源組件的尺寸。

　　圖1示出TPS54350的實際應用電路，圖中給出的是其中一種情況，其輸出電壓是可變的，通過改變電阻器R2的阻值，可得到期望的輸出電壓值。圖l中的輸入電壓為12V，輸出電壓為3．3V，其中R2的計算公式為：

　　R2=R1x0．891／(Vo-0.891)

　　R1=1KΩ   

　　表1給出當Rl=lkΩ和R1=10kΩ,時的幾種輸出電壓下的R2的值。筆者設計的系統(tǒng)就是應用圖1所示的電路來實現(xiàn)。根據(jù)不同的輸出電壓要求賦給R2不同的阻值，其阻值的取法可參照表l。另外，對于設計者來說，設計電路時要考慮到表2所列的幾個因素。本系統(tǒng)中的R。=lkΩ。  

3 TPS54350在信號處理系統(tǒng)中應用

3．1 系統(tǒng)組成及供電電路

　　本信號處理系統(tǒng)采用的是ADl公司的TS201S型ADSP組成的多片某仿真雷達信號處理系統(tǒng)．系統(tǒng)主要由5個DSP、1個FPGA和7個TPS54350組成。在以往使用的MAXl951和。PEGlll7的經(jīng)驗基礎上．經(jīng)過多方面的設計考慮，采用了TPS54350型DC／DC變換器．從表1可以看出．TPS54350可以輸出3．3V、2．5V和1．2V的電壓。系統(tǒng)中的DSP采用240MHz時鐘，每個指令周期約為4．17ns。根據(jù)TS201S型ADSP的工作條件可知，當溫度為25℃、時鐘CCLK(為250MHz時，典型情況下的VDD(1．25V)供電電流典型值為1．2A，VDD的供電電流小于137mA。TPS54350的額定輸出電壓為3A．所以此系統(tǒng)的設計是合理的。

　　TigerSharDSP有3個電源，其中數(shù)字2．5V(VDD_Io)為I／0供電；數(shù)字1．2V(VDD)為DSP內核供電；模擬1．2V(VDD_A)內部鎖相環(huán)和倍頻電路供電。系統(tǒng)將主機提供的5V,經(jīng)過TPS54350得到2．5V和1．2V的電壓。各片DSP的數(shù)字1．2V(VDD)電源各由1個TPS54350供給。5個。DSP內部模塊1．2V(VDD)由同一個。DSP的VDD(+1．2V)經(jīng)濾波網(wǎng)絡后解決。5個。DSP的FO2．5V電源直接由主機提供的5V經(jīng)過TPS54350得到2．5V統(tǒng)一供給，同時提供FPGA(EPU1。K30)的VccM(+2．5V)電壓。其中FPGA的Vcc_IO(+3．3V)利用TPS54350輸出的+3.3V電壓來供電。本系統(tǒng)的供電電路框圖如圖2所示。圖3示出單個DSP的內核供電電路框圖及外圍電路配置。 

3．2 問題及其解決方案

　　T37S54350采用小型16引腳HTSSOP封裝。根據(jù)以往的經(jīng)驗，建議設計PC板時最好給TPS54350加上散熱片，電源線盡量粗一點。在TPS54350的前后均加上濾波網(wǎng)絡，盡量保證得到比較合適的電壓。

　　系統(tǒng)中的EPlK30產(chǎn)生上電復位波形和時序控制。由于EPlK30需要一個配置電路，而且它和DSP存在一個上電先后的問題。即在上電后，如果FPGA完成配置文件的讀入時．DSP仍未上電穩(wěn)定．則應充分延長TStart_I0的低電平時間，以避免DSP上電未穩(wěn)定而FPGA上電波形已結束的情況發(fā)生。因此。應保證DSP上電穩(wěn)定先于FPGA配置文件的讀入，此問題在系統(tǒng)設計時應予以充分重視．否則DSP將無法正常工作。TigerSharcTS201S要求數(shù)字2．5V和l-2V應同時上電。若無法嚴格同步，則應保證內核1．2V電源先上電．I/0的2．5V電源后上電。本系統(tǒng)在數(shù)字2．5V輸入端并聯(lián)了一個大容量電容器．在數(shù)字1．2V輸入端并聯(lián)了一個小容量電容器．其目的就是為了保證2．5V充電時間大于1．2V充電時間．來解決電源供電先后的問題。

4 結束語

　　設計一個系統(tǒng)時．電源的設計起著重要的作用。電路的選擇更為重要，選擇一個性價比高、散熱性能好、節(jié)省資源的電路是設計的關鍵。本文是在總結實踐經(jīng)驗的基礎上進行論述的，該雷達信號處理系統(tǒng)經(jīng)過實際工作測試．證明其性能是很穩(wěn)定的．供其他硬件設計者借鑒。